WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014167421) TECHNIQUE DE MESURE DE LATENCE INFÉRIEURE À LA MICROSECONDE D'UN CÔTÉ À L'AUTRE D'UN BUS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/167421    N° de la demande internationale :    PCT/IB2014/001423
Date de publication : 16.10.2014 Date de dépôt international : 10.03.2014
CIB :
G06F 1/04 (2006.01)
Déposants : NOVASPARKS, S.A. [FR/FR]; 12 Rue De Chatillon 3rd Floor F-75014 Paris (FR)
Inventeurs : BATTYANI, Marc; (US).
CLAIREMBAULT, Jonathan; (FR).
XU, Long; (FR)
Mandataire : HARBSMEIER, Felix; Uexküll & Stolberg Beselerstrasse 4 22607 Hamburg (DE)
Données relatives à la priorité :
61/774,607 08.03.2013 US
Titre (EN) TECHNIQUE FOR SUB-MICROSECOND LATENCY MEASUREMENT ACROSS A BUS
(FR) TECHNIQUE DE MESURE DE LATENCE INFÉRIEURE À LA MICROSECONDE D'UN CÔTÉ À L'AUTRE D'UN BUS
Abrégé : front page image
(EN)Methods and systems for determining latency across a bus, such as a PCIe bus, coupling a field programmable gate array (FPGA) and a processor having different time incrementation rates. Both the FPGA and the processor count clock ticks independently, and using a calibration offset and the two incrementation rates, the processor converts the FPGA clock ticks into processor clock ticks in order to determine latency across the bus.
(FR)L'invention porte sur des procédés et des systèmes pour déterminer la latence d'un côté à l'autre d'un bus, tel qu'un bus PCIe, couplant un circuit intégré prédiffusé programmable (FPGA) et un processeur ayant des fréquences d'incrémentation temporelle différentes. Le FPGA et le processeur comptent des battements d'horloge indépendamment, et en utilisant un décalage d'étalonnage et les deux fréquences d'incrémentation, le processeur convertit les battements d'horloge du FPGA en battements d'horloge du processeur de manière à déterminer une latence d'un côté à l'autre du bus.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)