WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014167064) CIRCUIT DE PROTECTION D'UN ÉTAGE DE SORTIE DE SIGNAL
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/167064    N° de la demande internationale :    PCT/EP2014/057293
Date de publication : 16.10.2014 Date de dépôt international : 10.04.2014
CIB :
H01L 27/02 (2006.01), H02H 9/04 (2006.01)
Déposants : IFM ELECTRONIC GMBH [DE/DE]; Friedrichstraße 1 45128 Essen (DE)
Inventeurs : WALTER, Heinz; (DE)
Données relatives à la priorité :
10 2013 206 412.8 11.04.2013 DE
Titre (DE) SCHUTZSCHALTUNG FÜR EINE SIGNALAUSGANGS-STUFE
(EN) PROTECTIVE CIRCUIT FOR A SIGNAL OUTPUT STAGE
(FR) CIRCUIT DE PROTECTION D'UN ÉTAGE DE SORTIE DE SIGNAL
Abrégé : front page image
(DE)Dargestellt und beschrieben ist eine Schutzschaltung für eine Ausgangsendstufe (5) bei fehlerhafter Kontaktierung der elektrischen Anschlüsse (2, 3, 4), wobei die Ausgangsendstufe (5) aus einer Treibereinheit besteht und einen analogen oder digitalen Signalausgang (4) aufweist. Um die Ausgangsendstufe auf einfache und preisgünstige Weise vor einem fehlerhaften Anschluss zu schützen, umfasst die Schutzschaltung erfindungsgemäß eine erste Transistorschaitung (T1), die in Reihe zwischen der Ausgangsendstufe (5) und dem Signalausgang (4) geschaltet ist, und eine zweite Transistorschaitung (T2), die in Reihe zwischen dem Versorgungsminus-Anschluss (3) und dem Signalausgang (4) geschaltet ist. Die zweite Transistorschaitung (T2) ist mit der Basis der ersten Transistorschaitung (T1) verbunden, um die erste Transistorschaitung (T1) derart zu beeinflussen, dass diese im Fehlerfall hochohmig wird.
(EN)The invention relates to a protective circuit for protecting an output stage (5) in the event of faulty contacting of the electrical connections (2, 3, 4), wherein the output stage (5) consists of a driver unit and has an analog or digital signal output (4). According to the invention, in order to protect the output stage from a faulty connection in a simple and economical manner, the protective circuit comprises a first transistor circuit (T1), which is connected in series between the output stage (5) and the signal output (4), and a second transistor circuit (T2), which is connected in series between the negative supply connection (3) and the signal output (4). The second transistor circuit (T2) is connected to the base of the first transistor circuit (T1) in order to influence the first transistor circuit (T1) in such a way that the first transistor circuit becomes highly resistive in the event of a fault.
(FR)L'invention concerne un circuit de protection d'un étage final de sortie (5) en cas de mauvais contact des connexions électriques (2, 3, 4), lequel étage final de sortie (5) est constitué d'un module d'attaque et comprend une sortie de signal (4) analogique ou numérique. Pour protéger l'étage final de sortie de manière simple et économique contre un défaut de connexion, le circuit de protection selon l'invention comprend un premier circuit à transistor (T1) câblé en série entre l'étage final de sortie (5) et la sortie de signal (4) et un second circuit à transistor (T2) câblé en série entre la borne d'alimentation négative (3) et la sortie de signal (4). Le second circuit à transistor (T2) est relié à la base du premier circuit à transistor (T1) afin d'agir sur ce dernier de manière qu'il présente une impédance élevée en cas de défaut.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : allemand (DE)
Langue de dépôt : allemand (DE)