WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014165492) VÉRIFICATION D'EFFACEMENT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/165492    N° de la demande internationale :    PCT/US2014/032495
Date de publication : 09.10.2014 Date de dépôt international : 01.04.2014
CIB :
G11C 16/04 (2006.01), G11C 16/34 (2006.01)
Déposants : SPANSION LLC [US/US]; 915 Deguigne Drive Sunnyvale, CA 94088-3453 (US)
Inventeurs : HADDAD, Sameer; (US)
Mandataire : LEE, Michael, Q.; Sterne, Kessler, Goldstein & Fox P.L.L.C. 1100 New York Avenue, N.W. Washington, DC 20005 (US)
Données relatives à la priorité :
13/856,816 04.04.2013 US
Titre (EN) ERASE VERIFICATION
(FR) VÉRIFICATION D'EFFACEMENT
Abrégé : front page image
(EN)Embodiments described herein generally relate to verifying that a FLASH memory has been erased. In an embodiment, a method of erase verifying a memory column of a FLASH memory includes applying a pass gate voltage to even numbered memory transistors while applying an erase verify voltage to the odd numbered memory transistors. Applying a string current to the memory column allows a probe to determine if the string current is successfully traversing the memory column, and thus verifying that the odd numbered memory transistors were erased. The even numbered memory transistors are verified in the following cycle.
(FR)Les différents modes de réalisation de l'invention concernent d'une façon générale la vérification qu'une mémoire flash a bien été effacée. Dans un mode de réalisation, un procédé de vérification d'effacement d'une colonne de mémoire d'une mémoire flash consiste à appliquer une tension de porte passante à des transistors de mémoire pairs pendant l'application d'une tension de vérification d'effacement aux transistors de mémoire impairs. L'application d'un courant de chaîne à la colonne de mémoire permet à une sonde de déterminer si le courant de chaîne traverse avec succès la colonne de mémoire, et ainsi, de vérifier que les transistors de mémoire impairs ont été effacés. Les transistors de mémoire pairs sont vérifiés dans le cycle suivant.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)