WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014164752) PROCESSEUR RÉSEAU MULTICŒUR CONFIGURABLE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/164752    N° de la demande internationale :    PCT/US2014/023395
Date de publication : 09.10.2014 Date de dépôt international : 11.03.2014
CIB :
H04L 12/861 (2013.01), H04L 12/933 (2013.01), G06F 9/38 (2006.01)
Déposants : QUALCOMM INCORPORATED [US/US]; c/o International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714 (US)
Inventeurs : TU, Yifeng; (US)
Mandataire : GELFOUND, Craig A.; Arent Fox LLP 1717 K Street, NW Washington, District of Columbia 20006-5344 (US)
Données relatives à la priorité :
13/797,838 12.03.2013 US
Titre (EN) CONFIGURABLE MULTICORE NETWORK PROCESSOR
(FR) PROCESSEUR RÉSEAU MULTICŒUR CONFIGURABLE
Abrégé : front page image
(EN)A network processor includes a plurality of processing cores configured to process data packets, and a processing mode mechanism configurable to configure the processing cores between a pipeline processing mode and a parallel processing mode. The processing mode mechanism may include switch elements, or a fabric logic and a bus, configurable to interconnect the processing cores to operate in either the pipeline processing mode or the parallel processing mode.
(FR)L'invention porte sur un processeur réseau qui comprend une pluralité de cœurs de processeur configurés pour traiter des paquets de données, et un mécanisme de mode de traitement configurable pour configurer les cœurs de processeur entre un mode de traitement pipeline et un mode de traitement parallèle. Le mécanisme de mode de traitement peut comprendre des éléments de commutation, ou une logique de matrice de commutation et un bus, configurables pour interconnecter les cœurs de processeur afin de fonctionner soit dans le mode de traitement pipeline soit dans le mode de traitement parallèle.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)