WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014163519) GÉNÉRATION AUTOMATIQUE DE DISPOSITIONS DE TEST POUR LE TEST D'UN OUTIL DE VÉRIFICATION DE RÈGLES DE CONCEPTION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/163519    N° de la demande internationale :    PCT/RU2013/000272
Date de publication : 09.10.2014 Date de dépôt international : 01.04.2013
CIB :
G06F 11/36 (2006.01), G06F 17/50 (2006.01)
Déposants : FREESCALE SEMICONDUCTOR INC [US/US]; 6501 William Cannon Drive West Austin, Texas, 78735 (US) (Tous Sauf US).
SOTNIKOV, Mikhail Anatolievich [RU/RU]; (RU) (US only).
KERRE, Alexander Leonidovich [RU/RU]; (RU) (US only)
Inventeurs : SOTNIKOV, Mikhail Anatolievich; (RU).
KERRE, Alexander Leonidovich; (RU)
Représentant
commun :
FREESCALE SEMICONDUCTOR INC [US/US]; 6501 William Cannon Drive West Austin, Texas, 78735 (US)
Données relatives à la priorité :
Titre (EN) AUTOMATIC GENERATION OF TEST LAYOUTS FOR TESTING A DESIGN RULE CHECKING TOOL
(FR) GÉNÉRATION AUTOMATIQUE DE DISPOSITIONS DE TEST POUR LE TEST D'UN OUTIL DE VÉRIFICATION DE RÈGLES DE CONCEPTION
Abrégé : front page image
(EN)A method of automatically generating a set of test layouts for testing a design rule checking tool is described. A layout is a point in a space of several coordinates (Q_1,..., Q_M), and the design rule comprises N design constraints (C_1,..., C_N) numbered 1 to N, wherein N is greater or equal two and each design constraint (C_K; K=1,...,N) is a boolean-valued function of one or more of the coordinates (Q_1,..., Q_M). The set of test layouts includes: one or more zero-error layouts (Q1); one or more one-error layouts (Q2); and one or more two-error layouts (Q3). A zero-error layout is a layout that satisfies all of the design constraints (C_1,..., C_N). A one-error layout is a layout that violates exactly one of the design constraints (C_1, C_2,..., C_N). A two-error layout is a layout that violates exactly two of the design constraints (C_1, C_2,..., C_N). Computer-executable instructions for instructing a computer to carry out the method may be stored on a data carrier.
(FR)L'invention concerne un procédé de génération automatique d'un ensemble de dispositions de test pour le test d'un outil de vérification de règles de conception. Une disposition est un point dans un espace de plusieurs coordonnées (Q_1,..., Q_M), et la règle de conception comprend N contraintes de conception (C_1,..., C_N) numérotées de 1 à N, où N est supérieur ou égal à deux et chaque contrainte de conception (C_K; K=1,..., N) est une fonction à valeurs booléennes d'une ou plusieurs des coordonnées (Q_1,..., Q_M). L'ensemble de dispositions de test comprend : une ou plusieurs dispositions à zéro erreur (Q1); une ou plusieurs dispositions à une erreur (Q2); et une ou plusieurs dispositions à deux erreurs (Q3). Une disposition à zéro erreur est une disposition qui satisfait à toutes les contraintes de conception (C_1,..., C_N). Une disposition à une erreur est une disposition qui viole exactement une des contraintes de conception (C_1, C_2,..., C_N). Une disposition à deux erreurs est une disposition qui viole exactement deux des contraintes de conception (C_1, C_2,..., C_N). Des instructions exécutables par ordinateur donnant l'ordre à l'ordinateur d'exécuter le procédé peuvent être stockées sur un support de données.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)