WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014159471) BOÎTIER DE PUCES À ÉLÉMENTS SUPERPOSÉS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/159471    N° de la demande internationale :    PCT/US2014/023807
Date de publication : 02.10.2014 Date de dépôt international : 11.03.2014
CIB :
H01L 23/48 (2006.01), H01L 23/12 (2006.01)
Déposants : VISHAY-SILICONIX [US/US]; 2201 Laurelwood Road Santa Clara, California 95054 (US)
Inventeurs : TERRILL, Kyle; (US).
KUO, Frank; (TW).
MAO, Sen; (TW)
Mandataire : GALLENSON, Mavis S.; 5670 Wilshire Boulevard, Suite 2100 Los Angeles, California 90036 (US)
Données relatives à la priorité :
13/829,623 14.03.2013 US
13/830,041 14.03.2013 US
Titre (EN) STACK DIE PACKAGE
(FR) BOÎTIER DE PUCES À ÉLÉMENTS SUPERPOSÉS
Abrégé : front page image
(EN)In one embodiment, a stack die package can include a lead frame and a first die including a gate and a source that are located on a first surface of the first die and a drain that is located on a second surface of the first die that is opposite the first surface. The gate and source are flip chip coupled to the lead frame. The stack die package can include a second die including a gate and a drain that are located on a first surface of the second die and a source that is located on a second surface of the second die that is opposite the first surface. The source of the second die is facing the drain of the first die.
(FR)Dans un mode de réalisation, un boîtier de puces à éléments superposés peut comprendre une grille de connexion et une première puce comprenant une grille et une source qui sont situées sur une première surface de la première puce et un drain qui est situé sur une seconde surface de la première puce qui est opposée à la première surface. La grille et la source sont des puces retournées couplées à la grille de connexion. Le boîtier de puces à éléments superposés peut comprendre une seconde puce comprenant une grille et un drain qui sont situés sur une première surface de la seconde puce et une source qui est située sur une seconde surface de la seconde puce qui est opposée à la première surface. La source de la seconde puce fait face au drain de la première puce.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)