WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014159195) SUPPRESSION DE BARRIÈRES DE SYNCHRONISATION REDONDANTES DANS DES CIRCUITS DE TRAITEMENT D'INSTRUCTIONS, ET SYSTÈMES INFORMATIQUES, PROCÉDÉS ET SUPPORTS LISIBLES PAR UN ORDINATEUR ASSOCIÉS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/159195    N° de la demande internationale :    PCT/US2014/022457
Date de publication : 02.10.2014 Date de dépôt international : 10.03.2014
Demande présentée en vertu du Chapitre 2 :    13.01.2015    
CIB :
G06F 9/30 (2006.01)
Déposants : QUALCOMM INCORPORATED [US/US]; 5775 Morehouse Drive San Diego, California 92121 (US)
Inventeurs : BROWN, Melinda, J.; (US).
DIEFFENDERFER, James, Norris; (US).
MCILVAINE, Michael, Scott; (US).
STEMPEL, Brian, Michael; (US).
STREETT, Daren, Eugene; (US)
Mandataire : TERRANOVA, Steven, N.; Withrow & Terranova, PLLC 100 Regency Forest Drive Suite 160 Cary, North Carolina 27518 (US).
OWENS, JR., Bruce E.; Withrow & Terranova, PLLC 100 Regency Forest Drive, Suite 160 Cary, NC 27518 (US)
Données relatives à la priorité :
13/829,315 14.03.2013 US
Titre (EN) ELIMINATING REDUNDANT SYNCHRONIZATION BARRIERS IN INSTRUCTION PROCESSING CIRCUITS, AND RELATED PROCESSOR SYSTEMS, METHODS, AND COMPUTER-READABLE MEDIA
(FR) SUPPRESSION DE BARRIÈRES DE SYNCHRONISATION REDONDANTES DANS DES CIRCUITS DE TRAITEMENT D'INSTRUCTIONS, ET SYSTÈMES INFORMATIQUES, PROCÉDÉS ET SUPPORTS LISIBLES PAR UN ORDINATEUR ASSOCIÉS
Abrégé : front page image
(EN)Embodiments disclosed herein include eliminating redundant synchronization barriers from execution pipelines in instruction processing circuits. Related processor systems, methods, and computer-readable media are also disclosed. By tracking the occurrence of synchronization events, unnecessary software synchronization operations may be identified and eliminated, thus improving performance of a central processing unit (CPU). In one embodiment, a method for eliminating redundant synchronization barriers in an instruction stream is provided. The method comprises determining whether a next instruction comprises a synchronization barrier of a type corresponding to a first synchronization event. The method also comprises eliminating the next instruction from the instruction stream, responsive to determining that the next instruction comprises a synchronization barrier of a type corresponding to the first synchronization event. In this manner, the average number of instructions executed during each CPU clock cycle may be increased by avoiding unnecessary synchronization operations.
(FR)Des modes de réalisation de la présente invention concernent la suppression de barrières de synchronisation redondantes par rapport à des pipelines d'exécution dans des circuits de traitement d'instructions. La présente invention concerne également des systèmes informatiques, des procédés et des supports lisibles par un ordinateur associés. Le suivi de la production d'événements de synchronisation permet d'identifier et de supprimer des opérations de synchronisation logicielles superflues, ce qui améliore les performances d'une unité centrale de traitement (UCT). Un mode de réalisation concerne un procédé de suppression de barrières de synchronisation redondantes dans un flux d'instructions. Le procédé comprend les étapes consistant à : déterminer si une prochaine instruction contient une barrière de synchronisation d'un type correspondant à un premier événement de synchronisation ; et le cas échéant, supprimer la prochaine instruction du flux d'instructions. Ainsi le nombre moyen d'instructions exécutées pendant chaque cycle d'horloge de l'UCT peut-il être augmenté tout en évitant des opérations de synchronisation superflues.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)