WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014156791) DISPOSITIF SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION DE DISPOSITIF SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/156791    N° de la demande internationale :    PCT/JP2014/057208
Date de publication : 02.10.2014 Date de dépôt international : 17.03.2014
CIB :
H01L 29/78 (2006.01), H01L 21/28 (2006.01), H01L 21/336 (2006.01), H01L 29/12 (2006.01)
Déposants : FUJI ELECTRIC CO., LTD. [JP/JP]; 1-1, Tanabeshinden, Kawasaki-ku, Kawasaki-shi, Kanagawa 2109530 (JP)
Inventeurs : SAITOU, Takashi; (JP).
OGINO, Masaaki; (JP).
MOCHIZUKI, Eiji; (JP).
TAKAHASHI, Yoshikazu; (JP)
Mandataire : SAKAI, Akinori; A. SAKAI & ASSOCIATES, 5F, Toranomon Mitsui Building, 8-1, Kasumigaseki 3-chome, Chiyoda-ku, Tokyo 1000013 (JP)
Données relatives à la priorité :
2013-075148 29.03.2013 JP
Titre (EN) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION DE DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置および半導体装置の製造方法
Abrégé : front page image
(EN)On a front surface side of an epitaxial substrate comprising an n- epitaxial layer (2) deposited upon a front surface of a SiC substrate (1), provided are: a MOS gate structure comprising a p-base region (3), a p-epitaxial layer (4), an n++-source region (5), a p+-contact region, an n-inversion region (7), a gate dielectric film (8), and a gate electrode (9); and a front surface electrode (13). Upon the surface of the front surface electrode (13) is provided a first metal film (21) on a region of greater than or equal to 10%, preferably a region of greater than or equal to 60% and less than or equal to 90%, of the surface of the front surface electrode (13). A SiC-MOSFET unit of this nature is produced by, subsequent to formation of a rear face electrode (15), forming the first metal film (21) on the surface of the front surface electrode (13), and performing annealing in an N2 atmosphere. Thereby, in a semiconductor device using a SiC semiconductor, it is possible to suppress lowering of a gate threshold voltage.
(FR)Selon l'invention, sur un côté surface avant d'un substrat épitaxial comprenant une couche épitaxiale de type n- (2) déposée sur une surface avant d'un substrat SiC (1), sont disposées : une structure de grille MOS comprenant une région de base de type p (3), une couche épitaxiale de type p (4), une région de source de type n++ (5), une région de contact de type p+, une région d'inversion de type n (7), un film diélectrique de grille (8) et une électrode de grille (9) ; et une électrode de surface avant (13). Sur la surface de l'électrode de surface avant (13) est disposé un premier film métallique (21) sur une région supérieure ou égale à 10 %, de préférence une région supérieure ou égale à 60 % et inférieure ou égale à 90 % de la surface de l'électrode de surface avant (13). Une unité MOSFET en SiC de cette nature est fabriquée par, après la formation d'une électrode de face arrière (15), formation du premier film métallique (21) sur la surface de l'électrode de surface avant (13), et réalisation d'un recuit dans une atmosphère de N2. Ainsi, dans le dispositif semi-conducteur utilisant un semi-conducteur en SiC, il est possible de supprimer une diminution d'une tension de seuil de grille.
(JA) SiC基板(1)のおもて面上にn-エピタキシャル層(2)を堆積してなるエピタキシャル基板のおもて面側に、pベース領域(3)、pエピタキシャル層(4)、n++ソース領域(5)、p+コンタクト領域(6)、n打ち返し領域(7)、ゲート絶縁膜(8)およびゲート電極(9)からなるMOSゲート構造と、おもて面電極(13)とが設けられている。おもて面電極(13)の表面上には、おもて面電極(13)の表面の10%以上の領域、好ましくは60%以上90%以下の領域に、第1金属膜(21)が設けられている。このようなSiC-MOSFETは、裏面電極(15)の形成後、おもて面電極(13)の表面に第1金属膜(21)を形成し、N2雰囲気のアニールを行うことで作製される。このようにすることで、SiC半導体を用いた半導体装置において、ゲートしきい値電圧の低下を抑制することができる。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)