WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014156134) DISPOSITIF ÉLECTRONIQUE ET PROCÉDÉ DE FABRICATION POUR DISPOSITIF ÉLECTRONIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/156134    N° de la demande internationale :    PCT/JP2014/001722
Date de publication : 02.10.2014 Date de dépôt international : 25.03.2014
CIB :
H01L 21/336 (2006.01), H01L 29/786 (2006.01)
Déposants : PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP)
Inventeurs : MIYAMOTO, Akihito; .
OKUMOTO, Yuko;
Mandataire : NAKAJIMA & ASSOCIATES IP FIRM; 6F, Yodogawa 5-Bankan, 2-1, Toyosaki 3-chome, Kita-ku, Osaka-shi, Osaka 5310072 (JP)
Données relatives à la priorité :
2013-063848 26.03.2013 JP
Titre (EN) ELECTRONIC DEVICE AND PRODUCTION METHOD FOR ELECTRONIC DEVICE
(FR) DISPOSITIF ÉLECTRONIQUE ET PROCÉDÉ DE FABRICATION POUR DISPOSITIF ÉLECTRONIQUE
(JA) 電子デバイス及び電子デバイスの製造方法
Abrégé : front page image
(EN)An electronic device comprising: a substrate (109); a partition wall (105) formed on the upper surface of the substrate (109), surrounding a partial area on the upper surface of the substrate (109), and defining an opening (106) for exposing the partial area; lyophilic layers (108) formed away from the central area of the partial area and arranged in the periphery of the central area; a semiconductor layer (107) formed inside the opening (106) and adhered to at least some of the central area and to the upper surface of the lyophilic layers (108); and a pair of electrodes (104D) that come in contact with the semiconductor layer (107) in an area that does not overlap the lyophilic layers (108), in the planar view of the semiconductor layer (107). The opening side surface of the opening (106) is liquid repellent and the upper surfaces of the lyophilic layers (108) have higher lyophilic properties than the upper surface of the substrate (109).
(FR)L'invention porte sur un dispositif électronique comprenant : un substrat (109); une paroi de séparation (105) formée sur la surface supérieure du substrat (109), entourant une zone partielle sur la surface supérieure du substrat (109), et définissant une ouverture (106) pour présenter la zone partielle; des couches lyophiles (108) formées éloignées de la zone centrale de la zone partielle et disposées dans la périphérie de la zone centrale; une couche de semi-conducteur (107) formée à l'intérieur de l'ouverture (106) et fixée à au moins une partie de la zone centrale et à la surface supérieure des couches lyophiles (108); et une paire d'électrodes (104D) qui viennent en contact avec la couche de semi-conducteur (107) dans une zone qui ne chevauche pas les couches lyophiles (108), dans la vue en plan de la couche de semi-conducteur (107). La surface latérale d'ouverture de l'ouverture (106) est répulsive de liquide et les surfaces supérieures des couches lyophiles (108) ont des propriétés lyophiles supérieures à celles de la surface supérieure du substrat (109).
(JA) 基板109と、基板109の上面に形成され、基板109の上面における一部の領域を囲繞し、一部の領域を露出させるための開口部106を規定する隔壁105と、一部の領域における中央領域を避けて形成され、中央領域の周囲に配置された親液層108と、開口部106内に形成され、中央領域の少なくとも一部および親液層108の上面に被着された半導体層107と、半導体層107を平面視した場合に、親液層108と重ならない領域において半導体層107に接触する一対の電極104Dと、を備え、開口部106の開口側面は撥液性を有し、親液層108の上面は、基板109の上面よりも高い親液性を有する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)