WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014156133) DISPOSITIF ÉLECTRONIQUE ET PROCÉDÉ DE FABRICATION POUR DISPOSITIF ÉLECTRONIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/156133    N° de la demande internationale :    PCT/JP2014/001721
Date de publication : 02.10.2014 Date de dépôt international : 25.03.2014
CIB :
H01L 29/786 (2006.01), H01L 21/336 (2006.01), H01L 51/50 (2006.01), H05B 33/08 (2006.01)
Déposants : PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP)
Inventeurs : MIYAMOTO, Akihito; .
OKUMOTO, Yuko;
Mandataire : NAKAJIMA & ASSOCIATES IP FIRM; 6F, Yodogawa 5-Bankan, 2-1, Toyosaki 3-chome, Kita-ku, Osaka-shi, Osaka 5310072 (JP)
Données relatives à la priorité :
2013-063849 26.03.2013 JP
Titre (EN) ELECTRONIC DEVICE AND PRODUCTION METHOD FOR ELECTRONIC DEVICE
(FR) DISPOSITIF ÉLECTRONIQUE ET PROCÉDÉ DE FABRICATION POUR DISPOSITIF ÉLECTRONIQUE
(JA) 電子デバイス及び電子デバイスの製造方法
Abrégé : front page image
(EN)An electronic device, having: a substrate; a partition wall arranged above the substrate; a semiconductor layer arranged inside an opening surrounded by the partition wall; and a pair of electrodes electrically connected to the semiconductor layer. An outline of the opening, in the planar view, includes: a first side being a straight line section; a second side being a straight line section that extends to one end of the first side via a first connecting section; and a third side being a straight line section that extends to the other end of the first side via a second connecting section. The area of a first connecting region surrounded by a first virtual straight line being an extension of the first side, a second virtual straight line being an extension of the second side, and the first connecting section is different from the area of a second connecting region surrounded by a third virtual straight line being an extension of the third side, the first virtual straight line, and the second connecting section.
(FR)L'invention porte sur un dispositif électronique ayant : un substrat; une paroi de séparation disposée au-dessus du substrat; une couche de semi-conducteur disposée à l'intérieur d'une ouverture entourée par la paroi de séparation; et une paire d'électrodes connectées électriquement à la couche de semi-conducteur. Un contour de l'ouverture, dans la vue en plan, comprend : un premier côté qui est une section de ligne droite; un second côté qui est une section de ligne droite qui s'étend vers une extrémité du premier côté par l'intermédiaire d'une première section de connexion; et un troisième côté qui est une section de ligne droite qui s'étend vers l'autre extrémité du premier côté par l'intermédiaire d'une seconde section de connexion. La zone d'une première région de connexion entourée par une première ligne droite virtuelle qui est une extension du premier côté, une seconde ligne droite virtuelle qui est une extension du second côté, et la première section de connexion est différente de la zone d'une seconde région de connexion entourée par une troisième ligne droite virtuelle qui est une extension du troisième côté, la première ligne droite virtuelle, et la seconde section de connexion.
(JA) 基板と、前記基板の上方に配置された隔壁と、前記隔壁により囲まれた開口部内に配置された半導体層と、前記半導体層と電気的に接続された一対の電極とを有する電子デバイスである。前記開口部の平面視における輪郭線は、直線部分である第1の辺部と、前記第1の辺部の一端に第1の連結部を介して連なる直線部分である第2の辺部と、前記第1の辺部の他端に第2の連結部を介して連なる直線部分である第3の辺部とを含む。そして、前記第1の辺部を延伸した第1の仮想直線、前記第2の辺部を延伸した第2の仮想直線、および前記第1の連結部により囲まれる第1の連結部領域の面積は、前記第3の辺部を延伸した第3の仮想直線、前記第1の仮想直線、および前記第2の連結部により囲まれる第2の連結部領域の面積と異なる。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)