WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014154637) PROCÉDÉ POUR RELIER DES PIÈCES À ASSEMBLER PAR RÉACTION DE SOLIDIFICATION ISOTHERME POUR FORMER UNE COUCHE DE LIAISON IN-BI-AG ET ENSEMBLE CORRESPONDANT DE PIÈCES À ASSEMBLER
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/154637    N° de la demande internationale :    PCT/EP2014/055848
Date de publication : 02.10.2014 Date de dépôt international : 24.03.2014
CIB :
H01L 23/62 (2006.01), H01L 21/60 (2006.01), H01L 23/488 (2006.01)
Déposants : OSRAM OPTO SEMICONDUCTORS GMBH [DE/DE]; Leibnizstr. 4 93055 Regensburg (DE)
Inventeurs : PLOESSL, Andreas; (DE)
Mandataire : EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Schloßschmidstr. 5 80639 München (DE)
Données relatives à la priorité :
10 2013 103 081.5 26.03.2013 DE
Titre (DE) VERFAHREN ZUM VERBINDEN VON FÜGEPARTNERN MITTELS ISOTHERMER ERSTARRUNGSREAKTION ZUR BILDUNG EINER IN-BI-AG-VERBINDUNGSSCHICHT UND ENTSPRECHENDE ANORDNUNG VON FÜGEPARTNERN
(EN) PROCESS FOR CONNECTING JOINING PARTNERS BY MEANS OF AN ISOTHERMIC SOLIDIFYING REACTION IN ORDER TO FORM AN IN-BI-AG CONNECTING LAYER AND CORRESPONDING ARRANGEMENT OF JOINING PARTNERS
(FR) PROCÉDÉ POUR RELIER DES PIÈCES À ASSEMBLER PAR RÉACTION DE SOLIDIFICATION ISOTHERME POUR FORMER UNE COUCHE DE LIAISON IN-BI-AG ET ENSEMBLE CORRESPONDANT DE PIÈCES À ASSEMBLER
Abrégé : front page image
(DE)Es wird ein Verfahren zum Verbinden von Fügepartnern (1, 2), beispielsweise von einen optoelektronischen Halbleiterchip (z.B. einen Leuchtdiodenchip) und einer Leiterplatte oder einem metallischen Leiterrahmen mit den folgenden Schritten angegeben: Bereitstellen eines ersten Fügepartners (1) und eines zweiten Fügepartners (2), Aufbringen einer ersten Schichtenfolge (10) auf den ersten Fügepartner (1), die zumindest eine Schicht (11, 15) umfasst, die Silber enthält oder aus Silber besteht, Aufbringen einer zweiten Schichtenfolge (20) auf den zweiten Fügepartner (2), die zumindest eine Schicht (29) umfasst, die Indium und Wismut enthält, oder eine Schicht (23), die Indium enthält und eine Schicht (22, 24), die Wismut enthält, Zusammenpressen der ersten Schichtenfolge (10) und der zweiten Schichtenfolge (20) an ihren dem ersten Fügepartner (1) und dem zweiten Fügepartner (2) jeweils abgewandten Stirnflächen unter Anwendung eines Fügedrucks (p) bei einer Fügetemperatur, die höchstens 120 °C beträgt, für eine vorgegebene Fügezeit, wobei die erste Schichtenfolge (10) und die zweite Schichtenfolge (20) zu einer Verbindungsschicht (30) verschmelzen, die direkt an den ersten Fügepartner und den zweiten Fügepartner grenzt und derer Aufschmelztemperatur wenigstens 260 °C beträgt.
(EN)The invention provides a process for connecting joining partners (1, 2), for example an optoelectronic semiconductor chip (e.g. a light-emitting diode chip) and a printed circuit board or a metallic conductor frame, said process comprising the following steps: - providing a first joining partner (1) and a second joining partner (2), - applying a first layer sequence (10) to the first joining partner (1), which sequence comprises at least one layer (11, 15) containing or consisting of silver, - applying a second layer sequence (20) to the second joining partner (2), said sequence comprising at least one layer (29) containing indium and bismuth or a layer (23) containing indium and a layer (22, 24) containing bismuth, - pressing the first layer sequence (10) and the second layer sequence (20) together at the end faces thereof which are remote respectively from the first joining partner (1) and the second joining partner (2) by applying a joining pressure (p) at a joining temperature which is at most 120 °C for a predefined joining time, the first layer sequence (10) and the second layer sequence (20) fusing to form a connecting layer (30) which adjoins the first joining partner and the second joining partner directly and the fusion temperature of which is at least 260 °C.
(FR)L'invention concerne un procédé pour relier des pièces à assembler (1, 2), par exemple une puce semi-conductrice optoélectronique (p. ex. une puce de diode électroluminescente) et une plaque conductrice ou un cadre conducteur métallique, comprenant les étapes suivantes: - fournir une première pièce à assembler (1) et une deuxième pièce à assembler (2), - appliquer une première suite de couches (10) sur la première pièce à assembler (1) qui comprend au moins une couche (11, 15) contenant de l'argent ou constituée d'argent, - appliquer une deuxième suite de couches (20) sur la deuxième pièce à assembler (2) qui comprend au moins une couche (29) contenant de l'indium et du bismuth ou une couche (23) contenant de l'indium et une couche (22, 24) contenant du bismuth, - presser la première suite de couches (10) et la deuxième suite de couches (20) sur leurs faces frontales opposées respectivement à la première pièce à assembler (1) et à la deuxième pièce à assembler (2) en utilisant une pression d'assemblage (p) à une température d'assemblage d'au maximum 120 °C pendant un temps d'assemblage prédéfini, la première suite de couches (10) et la deuxième suite de couches (20) fusionnant en une couche de liaison (30) qui est directement adjacente à la première pièce à assembler et à la deuxième pièce à assembler et dont la température de fusion est d'au moins 260 °C.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : allemand (DE)
Langue de dépôt : allemand (DE)