WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014153859) SUBSTRAT DE MATRICE, DISPOSITIF D'AFFICHAGE, ET PROCÉDÉ DE PRÉPARATION D'UN SUBSTRAT DE MATRICE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/153859    N° de la demande internationale :    PCT/CN2013/077445
Date de publication : 02.10.2014 Date de dépôt international : 19.06.2013
CIB :
H01L 27/02 (2006.01), H01L 29/786 (2006.01), H01L 21/77 (2006.01), G02F 1/1362 (2006.01), G02F 1/1368 (2006.01)
Déposants : BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015 (CN)
Inventeurs : QI, Yonglian; (CN).
SHU, Shi; (CN).
HUI, Guanbao; (CN)
Mandataire : LIU, SHEN & ASSOCIATES; 10th Floor, Building 1, 10 Caihefang Road, Haidian District Beijing 100080 (CN)
Données relatives à la priorité :
201310108994.4 29.03.2013 CN
Titre (EN) ARRAY SUBSTRATE, DISPLAY DEVICE, AND PREPARATION METHOD FOR ARRAY SUBSTRATE
(FR) SUBSTRAT DE MATRICE, DISPOSITIF D'AFFICHAGE, ET PROCÉDÉ DE PRÉPARATION D'UN SUBSTRAT DE MATRICE
(ZH) 阵列基板、显示装置以及阵列基板的制备方法
Abrégé : front page image
(EN)An array substrate, a display device with the array substrate, and a preparation method of the array substrate. The array substrate comprises a substrate (1) and multiple sub-pixel units provided on the substrate (1). Each sub-pixel unit comprises a thin film transistor main body layer (2) and a color film layer (5) provided on the thin film transistor main body layer (2); the thin film transistor main body layer (2) comprises a gate layer (21), a source layer, a drain layer (24), and a passivation layer (25), an upper surface of the thin film transistor main body layer (2) is further provided with an additional layer (7), a hollow photoresist material accommodation portion (50) is provided on a region of the additional layer (7) corresponding to each sub-pixel unit, and the color film layer (7) is provided inside the photoresist material accommodation portion (50); and pixel electrode through holes (6) are formed on regions of the additional layer (7) and the passivation layer (25) corresponding to the drain layer (24). The thin film transistor in the array substrate has more stable performance, the process of preparing the array substrate is simpler, the cost is lower, and the display device with the array substrate has more stable performance.
(FR)L'invention concerne un substrat de matrice, un dispositif d'affichage avec le substrat de matrice, et un procédé de préparation du substrat de matrice. Le substrat de matrice comprend un substrat (1) et de multiples unités de sous-pixels situées sur le substrat (1). Chaque unité de sous-pixel comprend une couche de corps principal de transistor à couches minces (2) et une couche de film de couleur (5) située sur la couche de corps principal de transistor à couches minces (2); la couche de corps principal de transistor à couches minces (2) comprend une couche de grille (21), une couche de source, une couche de drain (24), et une couche de passivation (25), une surface supérieure de la couche de corps principal de transistor à couches minces (2) est en outre pourvue d'une couche supplémentaire (7), une partie de réception de matériau photosensible creuse (50) est située sur une région de la couche supplémentaire (7) correspondant à chaque unité de sous-pixel, et la couche de film de couleur (5) est située à l'intérieur de la partie de réception de matériau photosensible (50); et des trous traversants d'électrodes de pixels (6) sont formés sur des régions de la couche supplémentaire (7) et de la couche de passivation (25) correspondant à la couche de drain (24). Le transistor à couches minces dans le substrat de matrice a une performance plus stable, le procédé de préparation du substrat de matrice est plus simple, le coût est plus faible, et le dispositif d'affichage avec le substrat de matrice a des performances plus stables.
(ZH)一种阵列基板、包括该阵列基板的显示装置以及阵列基板的制备方法。该阵列基板包括基板(1)以及位于基板(1)上的多个子像素单元,所述子像素单元包括薄膜晶体管主体层(2)以及设于所述薄膜晶体管主体层(2)上方的彩膜层(5),所述薄膜晶体管主体层(2)包括栅极层(21)、源极层、漏极层(24)以及钝化层(25),所述薄膜晶体管主体层(2)上表面还设置有附加层(7),所述附加层(7)对应着每一子像素单元的区域开设有中空的光阻材料容置部(50),所述彩膜层(7)设置于所述光阻材料容置部(50)内,所述附加层(7)和所述钝化层(25)中与所述漏极层(24)相对应的区域形成有像素电极过孔(6)。该阵列基板中薄膜晶体管性能更稳定,阵列基板制备工艺更简化,成本更低,包括该阵列基板的显示装置性能更稳定。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)