WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014153798) DISPOSITIF FLASH ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/153798    N° de la demande internationale :    PCT/CN2013/074771
Date de publication : 02.10.2014 Date de dépôt international : 26.04.2013
CIB :
H01L 27/115 (2006.01), H01L 21/8247 (2006.01), H01L 29/78 (2006.01), H01L 21/336 (2006.01), H01L 29/10 (2006.01)
Déposants : INSTITUTE OF MICROELECTRONICS, CHINESE ACADEMY OF SCIENCES [CN/CN]; No.3 Beitucheng West Road Chaoyang District Beijing 100029 (CN)
Inventeurs : ZHU, Huilong; (US)
Mandataire : CHINA SCIENCE PATENT & TRADEMARK AGENT LTD.; 11/F., Bldg. D, International Finance and Economics Center No.87, West 3rd Ring North Rd., Haidian District Beijing 100089 (CN)
Données relatives à la priorité :
201310100318.2 26.03.2013 CN
Titre (EN) FLASH DEVICE AND MANUFACTURING METHOD FOR SAME
(FR) DISPOSITIF FLASH ET SON PROCÉDÉ DE FABRICATION
(ZH) FLASH器件及其制造方法
Abrégé : front page image
(EN)Disclosed are a flash device and manufacturing method for same, the semiconductor device comprising: a semiconductor substrate (101); a well region of the semiconductor substrate (102); a sandwich structure situated on the well region, said sandwich structure comprising a back-gate conductor (109), two semiconductor fins (103') situated on either side of the back-gate conductor, and respective back-gate dielectrics (108) partitioning the back-gate conductor and the semiconductor fins, the well region being part of the conductive path of the back-gate conductor; a front-gate stack intersecting the semiconductor fins, said front-gate stack comprising a sequential arrangement of a floating gate dielectric (121), a floating gate conductor (122), a control gate dielectric (123) and a control gate conductor (124), the floating gate dielectric partitioning the floating gate conductor and the semiconductor fins; an insulating cap (107') situated above the back-gate conductor and semiconductor fins, the insulating cap partitioning the back-gate conductor and the control gate conductor; and an active region and a drain region connecting to a channel region provided by the semiconductor fins. The present semiconductor device may allow high integration and low power consumption.
(FR)L'invention concerne un dispositif flash et son procédé de fabrication, un dispositif semi-conducteur comprenant : un substrat semi-conducteur (101); une zone de puits du substrat semi-conducteur (102); une structure intercalée située sur la zone de puits, ladite structure intercalée comprenant un conducteur (109) de grille arrière, deux ailettes semi-conductrices (103') situées de part et d'autre du conducteur de grille arrière, et des diélectriques (108) de grille arrière respectifs séparant le conducteur de grille arrière et les ailettes semi-conductrices, la zone de puits faisant partie du chemin conducteur du conducteur de grille arrière; un empilement de grille avant en intersection avec les ailettes semi-conductrices, ledit empilement de grille avant comprenant un agencement séquentiel d'un diélectrique (121) de grille flottante, d'un conducteur (122) de grille flottante, d'un diélectrique (123) de grille de commande et d'un conducteur (124) de grille de commande, le diélectrique de grille flottante séparant le conducteur de grille flottante et les ailettes semi-conductrices; un couvercle isolant (107') situé au-dessus du conducteur de grille arrière et des ailettes semi-conductrices, le couvercle isolant séparant le conducteur de grille arrière et le conducteur de grille de commande; et une zone active et une zone de drain connectées à une zone de canal constituée par les ailettes semi-conductrices. Le présent dispositif semi-conducteur peut permettre une intégration élevée et une faible consommation de puissance.
(ZH)公开了一种FLASH器件及其制造方法,该半导体器件包括:半导体衬底(101);半导体衬底中的阱区(102);位于阱区上的夹层结构,该夹层结构包括背栅导体(109)、位于背栅导体两侧的半导体鳍片(103')、以及将背栅导体与半导体鳍片分别隔开的各自的背栅电介质(108),其中阱区作为背栅导体的导电路径的一部分;与半导体鳍片相交的前栅堆叠,该前栅堆叠包括依次设置的浮栅电介质(121)、浮栅导体(122)、控制栅电介质(123)和控制栅导体(124),并且浮栅电介质将浮栅导体和半导体鳍片隔开;位于背栅导体上方以及半导体鳍片上方的绝缘帽盖(107'),并且绝缘帽盖将背栅导体与控制栅导体隔开;以及与半导体鳍片提供的沟道区相连的源区和漏区。该半导体器件可以实现高集成度和低功耗。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)