Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2014100090 - DISPOSITIF À PUCES EMPILÉES AVEC RÉSEAU À SAUTS MULTIPLES PARTITIONNÉ

Numéro de publication WO/2014/100090
Date de publication 26.06.2014
N° de la demande internationale PCT/US2013/075956
Date du dépôt international 18.12.2013
CIB
H01L 23/12 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
12Supports, p.ex. substrats isolants non amovibles
CPC
G06F 30/39
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
30Computer-aided design [CAD]
30Circuit design
39Circuit design at the physical level
H01L 2224/16225
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
10Bump connectors; Manufacturing methods related thereto
15Structure, shape, material or disposition of the bump connectors after the connecting process
16of an individual bump connector
161Disposition
16151the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
16221the body and the item being stacked
16225the item being non-metallic, e.g. insulating substrate with or without metallisation
H01L 2225/06513
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2225Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
04the devices not having separate containers
065the devices being of a type provided for in group H01L27/00
06503Stacked arrangements of devices
06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
H01L 2225/06517
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2225Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
04the devices not having separate containers
065the devices being of a type provided for in group H01L27/00
06503Stacked arrangements of devices
06517Bump or bump-like direct electrical connections from device to substrate
H01L 2225/06541
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2225Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
04the devices not having separate containers
065the devices being of a type provided for in group H01L27/00
06503Stacked arrangements of devices
06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
H01L 2225/06544
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2225Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
04the devices not having separate containers
065the devices being of a type provided for in group H01L27/00
06503Stacked arrangements of devices
06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
06544Design considerations for via connections, e.g. geometry or layout
Déposants
  • ADVANCED MICRO DEVICES, INC. [US]/[US]
Inventeurs
  • THOTTETHODI, Mithuna S.
  • LOH, Gabriel H.
Mandataires
  • DAVIDSON, Ryan S.
Données relatives à la priorité
13/726,14223.12.2012US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) DIE-STACKED DEVICE WITH PARTITIONED MULTI-HOP NETWORK
(FR) DISPOSITIF À PUCES EMPILÉES AVEC RÉSEAU À SAUTS MULTIPLES PARTITIONNÉ
Abrégé
(EN)
An electronic assembly (100) includes horizontally-stacked die (104, 105, 106, 107) disposed at an interposer (102), and may also include vertically-stacked die (107, 111, 112, 113). The stacked die are interconnected via a multi-hop communication network (101) that is partitioned into a link partition and a router partition. The link partition is at least partially implemented in the metal layers of the interposer for horizontally-stacked die. The link partition may also be implemented in part by the intra-die interconnects (334, 335) in a single die and by the inter-die interconnects (222) connecting vertically-stacked sets of die. The router partition is implemented at some or all of the die disposed at the interposer and comprises the logic (402, 404, 406, 408) that supports the functions that route packets among the components of the processing system (100) via the interconnects of the link partition. The router partition may implement fixed routing, or alternatively may be configurable using programmable routing tables (406) or configurable logic blocks.
(FR)
L'invention porte sur un ensemble électronique (100) qui comprend des puces empilées horizontalement (104, 105, 106, 107) et disposées au niveau d'un dispositif de pose intermédiaire (102), et qui peut également comprendre des puces empilées verticalement (107, 111, 112, 113). Les puces empilées sont interconnectées par l'intermédiaire d'un réseau de communication à sauts multiples (101) qui est partitionné en une partition de liaison et une partition de routeur. La partition de liaison est au moins partiellement mise en œuvre dans les couches métalliques du dispositif de pose intermédiaire pour des puces empilées horizontalement. La partition de liaison peut également être mise en œuvre en partie par les interconnexions intra-puces (334, 335) dans une puce unique et par les interconnexions inter-puces (222) en connectant des ensembles de puces empilés verticalement. La partition de routeur est mise en œuvre au niveau de certaines ou de toutes les puces disposées au niveau du dispositif de pose intermédiaire et comprend la logique (402, 404, 406, 408) qui prend en charge les fonctions qui routent des paquets entre les composants du système de traitement (100) par l'intermédiaire des interconnexions de la partition de liaison. La partition de routeur peut mettre en œuvre un routage fixe, ou de manière alternative peut être configurable en utilisant des tables de routage programmables (406) ou des blocs logiques configurables.
Dernières données bibliographiques dont dispose le Bureau international