WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014099016) RÉALISATION D'UNE COORDINATION DE FRÉQUENCES DANS UN SYSTÈME MULTIPROCESSEUR SUR LA BASE D'UNE OPTIMISATION DE TEMPS DE RÉPONSE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/099016    N° de la demande internationale :    PCT/US2013/048079
Date de publication : 26.06.2014 Date de dépôt international : 27.06.2013
CIB :
G06F 13/14 (2006.01), G06F 13/16 (2006.01), G06F 12/00 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054 (US)
Inventeurs : VARMA, Ankush; (US).
SISTLA, Krishnakanth V.; (US)
Mandataire : ROZMAN, Mark J.; Trop, Pruner & Hu, P.C. 1616 S. Voss Rd., Ste. 750 Houston, Texas 77057-2631 (US)
Données relatives à la priorité :
13/716,801 17.12.2012 US
Titre (EN) PERFORMING FREQUENCY COORDINATION IN A MULTIPROCESSOR SYSTEM BASED ON RESPONSE TIMING OPTIMIZATION
(FR) RÉALISATION D'UNE COORDINATION DE FRÉQUENCES DANS UN SYSTÈME MULTIPROCESSEUR SUR LA BASE D'UNE OPTIMISATION DE TEMPS DE RÉPONSE
Abrégé : front page image
(EN)In an embodiment, a processor includes a core to execute instructions and a logic to receive memory access requests from the core and to route the memory access requests to a local memory and to route snoop requests corresponding to the memory access requests to a remote processor. The logic is configured to maintain latency information regarding a difference between receipt of responses to the snoop requests from the remote processor and receipt of responses to the memory access requests from the local memory. Other embodiments are described and claimed.
(FR)Dans un mode de réalisation, un processeur contient un cœur destiné à exécuter des instructions et une logique destinée à recevoir des demandes d'accès à une mémoire provenant du cœur, à router les demandes d'accès à une mémoire jusqu'à une mémoire locale et à router des demandes de surveillance correspondant aux demandes d'accès à une mémoire jusqu'à un processeur à distance. La logique est conçue pour gérer des informations de latence relatives à une différence entre une réception de réponses aux demandes de surveillance provenant du processeur à distance et une réception de réponses aux demandes d'accès à une mémoire provenant de la mémoire locale. La présente invention concerne également d'autres modes de réalisation.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)