WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014099002) MÉCANISME POUR OBTENIR UNE HAUTE PERFORMANCE ET UNE HAUTE FIDÉLITÉ DANS UN SYSTÈME INFORMATIQUE EN CHAPELET
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/099002    N° de la demande internationale :    PCT/US2013/047429
Date de publication : 26.06.2014 Date de dépôt international : 24.06.2013
CIB :
G06F 9/38 (2006.01), G06F 13/14 (2006.01), G11C 11/40 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2000 Mission College Boulevard M/S: RNB-4-150 Santa Clara, California 95054 (US)
Inventeurs : CALLISTER, James; (US).
SOLTIS, Don; (US).
BHATIA, Rohit; (US).
SRINIVASAN, Ramkumar; (US).
BOSTIAN, Steven; (US).
BLUMBERG, Richard M.; (US)
Mandataire : MALLIE, Michael J.; Blakely Sokoloff Taylor & Zafman LLP 1279 Oakmead Parkway Sunnyvale, California 94085 (US)
Données relatives à la priorité :
13/725,934 21.12.2012 US
Titre (EN) MECHANISM TO PROVIDE HIGH PERFORMANCE AND FAIRNESS IN A MULTI-THREADING COMPUTER SYSTEM
(FR) MÉCANISME POUR OBTENIR UNE HAUTE PERFORMANCE ET UNE HAUTE FIDÉLITÉ DANS UN SYSTÈME INFORMATIQUE EN CHAPELET
Abrégé : front page image
(EN)According to one embodiment, a processor includes an execution pipeline for executing a plurality of threads, including a first thread and a second thread. The processor further includes a multi-thread controller (MTC) coupled to the execution pipeline to determine whether to switch threads between the first and second thread based on a thread switch policy that is selected from a list of thread switch policies based on unfairness levels of the first and second thread, and in response to determining to switch threads, to switch from executing the first thread to executing the second thread.
(FR)Un mode de réalisation de l'invention concerne un processeur comprenant un pipeline d'exécution destiné à exécuter une pluralité de fils, comprenant un premier fil et un second fil. Le processeur comprend en outre une unité de commande en chapelet (MTC) couplée au pipeline d'exécution afin de déterminer s'il faut commuter des fils entre le premier et le second fil en se basant sur une politique de commutation de fil qui est choisie dans une liste de politiques de commutation de fil basées sur des niveaux d'infidélité des premier et second fils, et en réponse à la détermination de commuter les fils, à réaliser une commutation de l'exécution du premier fil à l'exécution du second fil.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)