WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014098004) DISPOSITIF À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/098004    N° de la demande internationale :    PCT/JP2013/083553
Date de publication : 26.06.2014 Date de dépôt international : 16.12.2013
CIB :
H01L 23/12 (2006.01), H01L 23/28 (2006.01)
Déposants : FUJI ELECTRIC CO., LTD. [JP/JP]; 1-1, Tanabeshinden, Kawasaki-ku, Kawasaki-shi, Kanagawa 2109530 (JP)
Inventeurs : FUKUDA Kyohei; (JP).
NISHIZAWA Tatsuo; (JP).
NISHIDA Yuhei; (JP).
MOCHIZUKI Eiji; (JP)
Mandataire : MATSUI Shigeru; 2nd Floor, Ginza Chuo Bldg., 16-5, Ginza 8-chome, Chuo-ku, Tokyo 1040061 (JP)
Données relatives à la priorité :
2012-277174 19.12.2012 JP
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
Abrégé : front page image
(EN)The purpose of the present invention is to provide a semiconductor device in which the adhesiveness of a molded resin is improved, preventing delamination thereof. This semiconductor device is provided with the following: an insulating substrate (1) comprising an insulating board (1b) with a circuit pattern (1a) formed on the top surface thereof and a heat sink (9) affixed to the bottom surface thereof; semiconductor chips (2) affixed to the circuit pattern (1a); external lead-out terminals (6) connected to surface electrodes (2a) on the semiconductor chips (2) via wiring; and a molded resin (7) that covers the insulating substrate (1), the semiconductor chips (2), the wiring, and the external lead-out terminals (6) and exposes parts of the external lead-out terminals (6) and the bottom surface of the heat sink (9). This semiconductor device also has anchor layers (3) comprising striated concavities formed in the circuit pattern (1a) by laser-light exposure.
(FR)L'objet de la présente invention est de fournir un dispositif à semi-conducteur permettant d'améliorer l'adhésivité d'une résine moulée, ce qui permet d'éviter sa délamination. Le dispositif à semi-conducteur selon la présente invention est équipé de ce qui suit : un substrat isolant (1) qui comprend une carte isolante (1b) qui est dotée d'un tracé de circuit (1a) qui est formé sur sa surface supérieure et d'un puits de chaleur (9) qui est fixé sur sa surface inférieure; des puces semi-conductrices (2) qui sont fixées sur le tracé de circuit (1a); des bornes de sortie extérieures (6) qui sont connectées à des électrodes de surface (2a) sur les puces semi-conductrices (2) par l'intermédiaire d'un câblage; et une résine moulée (7) qui recouvre le substrat isolant (1), les puces semi-conductrices (2), le câblage, et les bornes de sortie extérieures (6) et qui expose des parties des bornes de sortie extérieures (6) et la surface inférieure du puits de chaleur (9). Le dispositif à semi-conducteur selon la présente invention est également doté de couches d'ancrage (3) qui comprennent des concavités striées qui sont formées dans le tracé de circuit (1a) par exposition à une lumière laser.
(JA) モールド樹脂の密着性を高めてその剥離を防止できる半導体装置を提供することにある。 本発明の半導体装置は、絶縁板1bのおもて面に回路パターン1aが形成され、裏面に放熱板9が固着した絶縁基板1と、前記回路パターン1aに固着した半導体チップ2と、前記半導体チップ2の表面電極2aと配線を介して接続する外部導出端子6と、前記絶縁基板1、前記半導体チップ2、前記配線および前記外部導出端子6を被覆し、前記放熱板9の裏面と前記外部導出端子6の一部を露出したモールド樹脂7とを備える半導体装置において、前記回路パターン1aにレーザ光照射で形成される筋状の凹部よりなるアンカー層3を有する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)