WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014097102) PROCÉDÉS ET APPAREILS POUR AMÉLIORER LES CAPACITÉS EN TEMPS RÉEL DE DISPOSITIFS INFORMATIQUES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/097102    N° de la demande internationale :    PCT/IB2013/060959
Date de publication : 26.06.2014 Date de dépôt international : 15.12.2013
CIB :
G06F 13/40 (2006.01)
Déposants : SYNAPTIC LABORATORIES LIMITED [MT/MT]; Synaptic Laboratories Limited 13 Nadur Heights Nadur Gozo, NDR-1390 (MT)
Inventeurs : GITTINS, Benjamin; (MT)
Données relatives à la priorité :
2012905522 17.12.2012 AU
2013902135 09.06.2013 AU
Titre (EN) METHODS AND APPARATUSES TO IMPROVE THE REAL-TIME CAPABILITIES OF COMPUTING DEVICES
(FR) PROCÉDÉS ET APPAREILS POUR AMÉLIORER LES CAPACITÉS EN TEMPS RÉEL DE DISPOSITIFS INFORMATIQUES
Abrégé : front page image
(EN)A computing device (301) comprises at least one memory controller (124) and a first (305) and a second (304) sub-computing device. Sub-computing device (305) comprises at least one bus; and at least one bus-master. Sub-computing device (304) comprises at least one bus (101); and at least two bus-masters (112, 113, 114), in which at least two of (112, 113,114) can concurrently issue memory transfer requests. At least one regulating apparatus (303) is connected: by a first port to a bus (301) of (305); by a second port to a bus (101) of (304); and to at least one memory controller (124). That regulating apparatus (303) determines which, if any, of the memory transfer requests to grant on the basis of a process comprising determining the priority of any memory transfer request received on its first port relative to the priorities of any memory transfer requests received on its other ports.
(FR)Dispositif de calcul servant à effectuer des opérations en temps réel et en temps non réel, comprenant un premier sous-dispositif informatique et un deuxième sous-dispositif informatique. Le premier sous-dispositif informatique comprend au moins un bus; et au moins un maître de bus, dont l'un au moins est un cœur de processeur. Le deuxième sous-dispositif informatique comprend : au moins un bus; et au moins deux maîtres de bus, dont l'un au moins est un cœur de processeur; au moins deux desdits au moins deux maîtres de bus du deuxième sous-dispositif informatique étant autorisés à émettre simultanément des demandes de transfert mémoire. Ce dispositif de calcul comprend également : au moins un contrôleur de mémoire, dont chacun comprend au moins un port d'entrée. Il comprend également au moins un appareil de régulation qui est : connecté par un premier port à un bus du premier sous-dispositif informatique; par un deuxième port à un bus du deuxième sous-dispositif informatique; et par au moins un port de sortie à au moins une entrée dudit au moins un contrôleur de mémoire. Cet appareil de régulation peut recevoir, en tant qu'entrée, des demandes de transfert mémoire émises sur chaque port; et peut déterminer, le cas échéant, laquelle des demandes de transfert mémoire il doit accorder sur la base d'un schéma d'arbitrage. Ce schéma d'arbitrage effectue un procédé comprenant la détermination de la priorité d'une demande de transfert mémoire quelconque reçue sur un premier port desdits au moins deux ports d'entrée par rapport aux priorités de demandes de transfert mémoire quelconques reçues sur les autres ports desdits au moins deux ports d'entrée.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)