WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014094436) MÉTHODE DE BRASAGE EUTECTIQUE OR/SILICIUM DE PUCE ET TRANSISTOR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/094436    N° de la demande internationale :    PCT/CN2013/080708
Date de publication : 26.06.2014 Date de dépôt international : 02.08.2013
CIB :
H01L 21/58 (2006.01), H01L 23/48 (2006.01)
Déposants : HUAWEI TECHNOLOGIES CO., LTD. [CN/CN]; Huawei Administration Building, Bantian, Longgang Shenzhen, Guangdong 518129 (CN)
Inventeurs : YUN, Lungang; (CN).
HUANG, An; (CN).
TIAN, Pengbo; (CN)
Données relatives à la priorité :
201210562498.1 21.12.2012 CN
Titre (EN) GOLD/SILICON EUTECTIC CHIP SOLDERING METHOD AND TRANSISTOR
(FR) MÉTHODE DE BRASAGE EUTECTIQUE OR/SILICIUM DE PUCE ET TRANSISTOR
(ZH) 金/硅共晶芯片焊接方法及晶体管
Abrégé : front page image
(EN)Provided are a gold/silicon eutectic chip soldering method and transistor, for solving the technical problem of increased transistor cost due to a thicker electroplated gold layer on a chip carrier in the existing gold/silicon eutectic soldering method. The gold/silicon eutectic chip soldering method comprises: electroplating on the surface of a chip carrier (21) a gold layer with a thickness less than or equal to 1 micrometer; bonding a plurality of gold protrusions (25) on the gold layer in a soldered area (22); and rubbing the chip in the soldered area (22) under eutectic temperature to form a soldered layer. The transistor comprises a chip, a chip carrier (21), and an intermediate layer connecting the chip and the chip carrier (21); the intermediate layer is a soldered layer obtained by the aforementioned soldering method. The method dramatically reduces gold consumption, thus reducing gold/silicon eutectic soldering cost, and correspondingly reducing transistor cost.
(FR)L'invention concerne une méthode de brasage eutectique or/silicium de puce et un transistor, permettant de résoudre le problème technique de l'augmentation du coût d'un transistor causée par une couche d'or électroplaquée plus épaisse sur un support de puce dans la méthode de brasage eutectique or/silicium existante. La méthode de brasage eutectique or/silicium de puce consiste à : électroplaquer sur la surface d'un support de puce (21) une couche d'or d'une épaisseur inférieure ou égale à 1 micromètre; coller une pluralité de saillies d'or (25) sur la couche d'or dans une zone brasée (22); et effectuer une friction de la puce dans la zone brasée (22) sous la température d'eutectique afin de former une couche brasée. Le transistor comprend une puce, un support de puce (21), et une couche intermédiaire raccordant la puce et le support de puce (21); la couche intermédiaire est une couche brasée obtenue grâce à la méthode de brasage mentionnée précédemment. La méthode réduit considérablement la consommation d'or, ce qui réduit le coût du brasage eutectique or/silicium et par conséquent réduit le coût du transistor.
(ZH)提供一种金/硅共晶芯片焊接方法及晶体管,用来解决现有金/硅共晶焊接方法中由于芯片载体上电镀金层较厚造成的晶体管成本上升的技术问题。该金/硅共晶芯片焊接方法包括:在芯片载体(21)的表面电镀厚度小于等于1微米的金层;在焊接区域(22)的金层上键合多个金凸起(25);在共晶温度下将芯片在焊接区域(22)进行摩擦形成焊接层。晶体管包括芯片、芯片载体(21)和连接芯片和芯片载体(21)的中间层,焊中间层为利用前述焊接方法获得的焊接层。该方法较大程度上减少了金的用量,降低了金/硅共晶焊的成本,也相应降低了晶体管的成本。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)