WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014091961) DISPOSITIF À SEMI-CONDUCTEURS ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/091961    N° de la demande internationale :    PCT/JP2013/082371
Date de publication : 19.06.2014 Date de dépôt international : 02.12.2013
CIB :
H01L 21/329 (2006.01), H01L 29/06 (2006.01), H01L 29/47 (2006.01), H01L 29/872 (2006.01)
Déposants : ROHM CO., LTD. [JP/JP]; 21, Saiin Mizosaki-cho, Ukyo-ku, Kyoto-shi, Kyoto 6158585 (JP)
Inventeurs : AKETA, Masatoshi; (JP).
YOKOTSUJI, Yuta; (JP)
Mandataire : INAOKA, Kosaku; c/o AI ASSOCIATION OF PATENT AND TRADEMARK ATTORNEYS, Sun Mullion NBF Tower, 21st Floor, 6-12, Minamihommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410054 (JP)
Données relatives à la priorité :
2012-269771 10.12.2012 JP
Titre (EN) SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD
(FR) DISPOSITIF À SEMI-CONDUCTEURS ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置および半導体装置の製造方法
Abrégé : front page image
(EN)This semiconductor device includes a semiconductor layer consisting of a wide-bandgap semiconductor, a trench formed selectively on the surface part of the semiconductor layer and defining unit cells of a prescribed shape on said surface part, and a surface electrode embedded in the trench to cover the top surface of the unit cells and forming a Schottky junction between the unit cells, wherein the lateral surfaces of the trench are formed only by multiple surfaces that having crystallographically mutually equivalent orientations.
(FR)La présente invention concerne un dispositif à semi-conducteurs, qui comprend une couche à semi-conducteurs composée d'un semi-conducteur à large structure de bande, une tranchée formée de façon sélective sur la partie de surface de la couche à semi-conducteurs et qui définit des cellules unitaires d'une forme prescrite sur la partie de surface, ainsi qu'une électrode de surface intégrée dans la tranchée afin de recouvrir la surface supérieure des cellules unitaires et formant une jonction de Schottky entre les cellules unitaires, les surfaces latérales de la tranchée n'étant constituées que par de multiples surfaces qui ont des orientations mutuellement équivalentes au plan cristallographique.
(JA) 本発明の半導体装置は、ワイドバンドギャップ半導体からなる半導体層と、前記半導体層の表面部に選択的に形成され、当該表面部に所定の形状の単位セルを区画するトレンチと、前記単位セルの上面を覆うように前記トレンチに埋め込まれ、前記単位セルとの間にショットキー接合を形成する表面電極とを含み、前記トレンチの前記側面は、互いに結晶学的に等価な面方位を有する複数の面のみで形成されている。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)