WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014091959) DISPOSITIF SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION ASSOCIÉ
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/091959    N° de la demande internationale :    PCT/JP2013/082341
Date de publication : 19.06.2014 Date de dépôt international : 02.12.2013
CIB :
H01L 29/786 (2006.01), G02F 1/1368 (2006.01), G09F 9/00 (2006.01), G09F 9/30 (2006.01), H01L 21/28 (2006.01), H01L 21/3205 (2006.01), H01L 21/336 (2006.01), H01L 21/768 (2006.01), H01L 21/8234 (2006.01), H01L 23/532 (2006.01), H01L 27/08 (2006.01), H01L 27/088 (2006.01), H01L 51/50 (2006.01)
Déposants : SHARP KABUSHIKI KAISHA [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522 (JP)
Inventeurs : UEDA Naoki; .
ODA Akihiro; .
NISHIKI Hirohiko; .
OKABE Tohru;
Mandataire : OKUDA Seiji; OKUDA & ASSOCIATES, 10th Floor, Osaka Securities Exchange Bldg., 8-16, Kitahama 1-chome, Chuo-ku, Osaka-shi, Osaka 5410041 (JP)
Données relatives à la priorité :
2012-269789 10.12.2012 JP
Titre (EN) SEMICONDUCTOR DEVICE AND PRODUCTION METHOD THEREFOR
(FR) DISPOSITIF SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION ASSOCIÉ
(JA) 半導体装置およびその製造方法
Abrégé : front page image
(EN)A semiconductor device (100A) is provided with: a gate electrode (3); a gate insulating layer (5); a semiconductor layer (7) that is formed on the gate insulating layer; a plurality of thin film transistors (10) comprising a source electrode (9s) and a drain electrode (9d) that are provided on the semiconductor layer; a source metal layer (30) that is formed using the same conductive film that is used to form the source electrode and the drain electrode and that comprises a global wiring (9g) that supplies a common signal to the plurality of thin film transistors; and an insulating protective layer (12) that covers the plurality of thin film transistors and the source metal layer. The source metal layer comprises a lower layer (30A) and an upper layer (30B) that is stacked on a portion of the lower layer. The global wiring (9g) comprises a first layer structure that contains the lower layer and the upper layer. At least the portions of the source electrode (9s) and the drain electrode (9d) that are positioned on the semiconductor layer have a second layer structure that contains the lower layer and does not contain the upper layer.
(FR)L'invention concerne un dispositif semi-conducteur (100A) qui comprend : une électrode de grille (3) ; une couche d'isolation de grille (5) ; une couche de semi-conducteur (7) qui est formée sur la couche d'isolation de grille ; une pluralité de transistors en couches minces (10) comprenant une électrode de source (9s) et une électrode de drain (9d) qui sont situées sur la couche de semi-conducteur ; une couche métallique de source (30) contenant un câblage global (9g) qui est formé à l'aide du même film conducteur qui est utilisé pour former l'électrode de source et l'électrode de drain et qui fournit un signal commun à la pluralité de transistors en couches minces ; et une couche de protection isolante (12) qui recouvre la pluralité de transistors en couches minces et la couche métallique de source. La couche métallique de source comprend une couche inférieure (30A) et une couche supérieure (30B) qui est empilée sur une partie de la couche inférieure. Le câblage global (9g) comprend une première structure de couche qui contient la couche inférieure et la couche supérieure. Au moins des parties de l'électrode de source (9s) et de l'électrode de drain (9d) qui sont positionnées sur la couche de semi-conducteur possèdent une seconde structure de couche qui contient la couche inférieure et ne contient pas la couche supérieure.
(JA) 半導体装置(100A)は、ゲート電極(3)、ゲート絶縁層(5)、ゲート絶縁層の上に形成された半導体層(7)、および、半導体層の上に設けられたソース電極(9s)およびドレイン電極(9d)を有する複数の薄膜トランジスタ(10)と、ソース電極およびドレイン電極と同一の導電膜を用いて形成され、複数の薄膜トランジスタに共通の信号を供給するグローバル配線(9g)を含むソースメタル層(30)と、複数の薄膜トランジスタおよびソースメタル層を覆う絶縁保護層(12)とを備え、ソースメタル層は、下部層(30A)と、下部層の一部上に積み重ねられた上部層(30B)とを有しており、グローバル配線(9g)は下部層および上部層を含む第1の層構造を有し、ソース電極(9s)およびドレイン電極(9d)のうち少なくとも半導体層上に位置する部分は下部層を含み且つ上部層を含まない第2の層構造を有している。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)