WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014085689) RÉSEAU DE DISTRIBUTION D'HORLOGE POUR UN CIRCUIT INTÉGRÉ 3D
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/085689    N° de la demande internationale :    PCT/US2013/072380
Date de publication : 05.06.2014 Date de dépôt international : 27.11.2013
Demande présentée en vertu du Chapitre 2 :    29.09.2014    
CIB :
G06F 17/50 (2006.01)
Déposants : QUALCOMM INCORPORATED [US/US]; Attn: International IP Administration 5775 Morehouse Drive San Diego, California 92121 (US)
Inventeurs : SAMADI, Kambiz; (US).
PANTH, Shreepad A.; (US).
XIE, Jing; (US).
DU, Yang; (US)
Mandataire : PAULEY, Nicholas J.; 5775 Morehouse Drive San Diego, California 92121 (US).
KAMARCHIK, Peter; Attn:International IP Administration 5775 Morehouse Drive San Diego, CA 92121 (US).
KAMARCHIK, Peter; Attn:International IP Administration 5775 Morehouse Drive San Diego, CA 92121 (US)
Données relatives à la priorité :
61/730,767 28.11.2012 US
61/730,755 28.11.2012 US
13/792,486 11.03.2013 US
13/792,592 11.03.2013 US
Titre (EN) CLOCK DISTRIBUTION NETWORK FOR 3D INTEGRATED CIRCUIT
(FR) RÉSEAU DE DISTRIBUTION D'HORLOGE POUR UN CIRCUIT INTÉGRÉ 3D
Abrégé : front page image
(EN)Exemplary embodiments of the invention are directed to systems and method for designing a clock distribution network (34) for an integrated circuit. The embodiments identify critical sources of clock skew, tightly control the timing of the clock and build that timing into the overall clock distribution network and integrated circuit design. The disclosed embodiments separate the clock distribution network (CDN), i.e., clock generation circuitry, wiring, buffering and registers, from the rest of the logic to improve the clock tree design and reduce the area footprint. In one embodiment, the CDN is separated to a separate tier (34) of a 3D integrated circuit (31), and the CDN is connected to the logic tier(s) via high-density inter-tier vias (13). The embodiments are particularly advantageous for implementation with monolithic 3D integrated circuits.
(FR)Des exemples de mode de réalisation de l'invention concernent des systèmes et un procédé de conception d'un réseau de distribution d'horloge (34) pour un circuit intégré. Les modes de réalisation identifient des sources critiques de décalage d'horloge, commandent étroitement la synchronisation de l'horloge et développent cette synchronisation dans le réseau de distribution d'horloge global et la conception de circuit intégré. Les modes de réalisation divulgués séparent le réseau de distribution d'horloge (CDN), c'est-à-dire la circuiterie de génération d'horloge, le câblage, la mise en tampon et les registres, du reste de la logique afin d'améliorer la conception d'arbre d'horloge et réduire l'empreinte de zone. Dans un mode de réalisation, le CDN est séparé à un niveau séparé (34) d'un circuit intégré 3D (31), et le CDN est connecté au(x) niveau(x) logique(s) via des trous d'interconnexion interniveau haute densité (13). Les modes de réalisation sont particulièrement avantageux pour une implémentation avec des circuits intégrés 3D monolithiques.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)