WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014084006) DISPOSITIF À SEMI-CONDUCTEURS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/084006    N° de la demande internationale :    PCT/JP2013/079872
Date de publication : 05.06.2014 Date de dépôt international : 05.11.2013
CIB :
H01L 21/8242 (2006.01), H01L 27/105 (2006.01), H01L 27/108 (2006.01), H01L 45/00 (2006.01)
Déposants : PS4 LUXCO S.A.R.L. [LU/LU]; 208, Val des Bons Malades, Luxembourg L-2121 (LU).
UCHIYAMA Hiroyuki [JP/JP]; (JP) (US only)
Inventeurs : UCHIYAMA Hiroyuki; (JP)
Mandataire : WASHIZU Mitsuhiro; Daisan-Taiyo Bldg. 7th Floor, 5-1, Ginza 1-Chome, Chuo-Ku Tokyo 1040061 (JP)
Données relatives à la priorité :
2012-258174 27.11.2012 JP
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置
Abrégé : front page image
(EN)[Problem] To obtain large drive current for a vertical-type cell transistor, improve the processing accuracy of an active field, and reduce memory cell size. [Solution] A semiconductor device (1) is provided with the following: a first access transistor (A1) comprising two field-effect transistors that share one diffusion region and that are connected in parallel; a second access transistor (A2) that is connected to the first access transistor and that comprises two field-effect transistors that share one diffusion region and that are connected in parallel; and first and second information accumulation elements that are electrically connected to the first and second access transistors respectively. One of two other diffusion regions of the first access transistor (A1) and one of two other diffusion regions of the second access transistor form the shared diffusion region. The shared diffusion region is connected to a bit line (24).
(FR)La présente invention a pour objectif d'obtenir un grand courant d'excitation pour un transistor à cellule de type vertical, afin d'améliorer la précision de traitement d'un champ actif, et afin de réduire la taille de cellule mémoire. Pour ce faire, un dispositif à semi-conducteurs (1) comprend : un premier transistor d'accès (A1) comprenant deux transistors à effet de champ qui partagent une région de diffusion et qui sont connectés en parallèle ; un second transistor d'accès (A2) qui est connecté au premier transistor d'accès (A1) et qui comprend deux transistors à effet de champ qui partagent une région de diffusion et qui sont connectés en parallèle ; et un premier et un second élément d'accumulation d'informations qui sont connectés électriquement au premier et au second transistor d'accès respectivement. Une des deux autres régions de diffusion du premier transistor d'accès (A1) et une des deux autres régions de diffusion du second transistor d'accès (A2) forment la région de diffusion partagée. La région de diffusion partagée est connectée à une ligne de bits (24).
(JA)【課題】縦型セルトランジスタの大きな駆動電流を得ると共に、アクティブフィールドの加工精度を高めてメモリセルサイズの縮小を図る。 【解決手段】半導体装置1は、一方の拡散領域を共有する二つの電界効果トランジスタを並列接続して構成される第1のアクセストランジスタA1と、第1のアクセストランジスタに隣接し、一方の拡散領域を共有する二つの電界効果トランジスタを並列接続して構成される第2のアクセストランジスタA2と、第1及び第2のアクセストランジスタのそれぞれに電気的に接続された第1及び第2の情報蓄積素子とを備えている。第1のアクセストランジスタA1が有する二つの他方の拡散領域のいずれか一方と第2のアクセストランジスタが有する二つの他方の拡散領域のいずれか一方とが共有拡散領域をなしている。共有拡散領域はビット線24に接続されている。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)