WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014083997) DISPOSITIF DE STOCKAGE À SEMI-CONDUCTEUR NON VOLATILE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/083997    N° de la demande internationale :    PCT/JP2013/079512
Date de publication : 05.06.2014 Date de dépôt international : 31.10.2013
CIB :
H01L 21/336 (2006.01), G11C 16/04 (2006.01), H01L 21/8244 (2006.01), H01L 21/8247 (2006.01), H01L 27/11 (2006.01), H01L 27/115 (2006.01), H01L 29/788 (2006.01), H01L 29/792 (2006.01)
Déposants : FLOADIA CORPORATION [JP/JP]; 30-9, Ogawahigashicho 1-chome, Kodaira-shi, Tokyo 1870031 (JP)
Inventeurs : TANIGUCHI Yasuhiro; (JP).
OKUYAMA Kosuke; (JP)
Mandataire : YOSHIDA Tadanori; 304 La Tour Shinjuku, 15-1, Nishi-shinjuku 6-chome, Shinjuku-ku, Tokyo 1600023 (JP)
Données relatives à la priorité :
2012-259128 27.11.2012 JP
Titre (EN) NON-VOLATILE SEMICONDUCTOR STORAGE DEVICE
(FR) DISPOSITIF DE STOCKAGE À SEMI-CONDUCTEUR NON VOLATILE
(JA) 不揮発性半導体記憶装置
Abrégé : front page image
(EN)Proposed is a non-volatile semiconductor storage device capable of injecting a charge into a floating gate by a source-side injection, even in a single-layer gate structure. In a non-volatile semiconductor storage device (1) even if a memory transistor (MGA1) and a switch transistor (SGA) both have single-layer gate structures, in a selected memory cell (3a) during data writing, by applying high voltage from a source line (SL) to one end of the memory transistor (MGA1), and applying low voltage from a bit line (BL1) to one end of the switch transistor (SGA) to cause the selected memory cell to be in an on-state, a voltage drop is caused in a low concentration impurity extension region (ET2) of the memory transistor (MGA1), said region being between the source line (SL) and the bit line (BL), and a strong electric field is generated. The charge can be injected into a floating gate (FG) by a source-side injection using the strong electric field.
(FR)La présente invention concerne un dispositif de stockage à semi-conducteur non volatile capable d'injecter une charge dans une grille flottante à l'aide d'une injection du côté source, même dans une structure de grille monocouche. Dans un dispositif de stockage à semi-conducteur non volatile (1), même si un transistor à mémoire (MGA1) et un transistor à bascule (SGA) ont tous les deux des structures de grille monocouche, dans une cellule mémoire choisie (3a) durant l'écriture de données, en appliquant une haute tension à partir d'une ligne de source (SL) sur une extrémité du transistor à mémoire (MGA1), et en appliquant une basse tension à partir d'une ligne de bits (BL1) sur une extrémité du transistor à bascule (SGA) afin d'obliger la cellule de mémoire choisie à se trouver dans un état actif, une chute de tension est provoquée dans une région d'extension d'impuretés à faible concentration du transistor à mémoire (MGA1), ladite région se situant entre la ligne de source (SL) et la ligne de bits (BL), et un champ électrique fort est généré. La charge peut être injectée dans une grille flottante (FG) à l'aide d'une injection du côté source en se servant du champ électrique fort.
(JA)単層ゲート構造でもソースサイド注入によってフローティングゲートに電荷を注入し得る不揮発性半導体記憶装置を提案する。不揮発性半導体記憶装置(1)では、メモリトランジスタ(MGA1)およびスイッチトランジスタ(SGA)を全て単層ゲート構造としつつも、データ書き込み時、選択メモリセル(3a)において、ソース線(SL)からメモリトランジスタ(MGA1)の一端に高電圧が印加され、かつビット線(BL1)からスイッチトランジスタ(SGA)の一端に低電圧が印加されてオン状態になることで、ソース線(SL)およびビット線(BL1)間にあるメモリトランジスタ(MGA1)の低濃度不純物エクステンション領域(ET2)で電圧降下を生じさせて強電界を発生させ、この強電界を利用してソースサイド注入によって電荷をフローティングゲート(FG)に注入し得る。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)