WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014083730) DISPOSITIF D'IMAGERIE À SEMI-CONDUCTEURS ET SON PROCÉDÉ DE COMMANDE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/083730    N° de la demande internationale :    PCT/JP2013/005188
Date de publication : 05.06.2014 Date de dépôt international : 03.09.2013
CIB :
H04N 5/363 (2011.01), H01L 27/146 (2006.01), H04N 5/369 (2011.01), H04N 5/374 (2011.01)
Déposants : PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LTD. [JP/JP]; 1-61, Shiromi 2-chome, Chuo-ku, Osaka-shi, Osaka 5406207 (JP)
Inventeurs : ISHII, Motonori; .
MATSUNAGA, Yoshiyuki; .
HIROSE, Yutaka;
Mandataire : FUJII, Kentaro; c/o Panasonic Intellectual Property Management Co., Ltd., 1-61, Shiromi 2-chome, Chuo-ku, Osaka-shi, Osaka 5406207 (JP)
Données relatives à la priorité :
2012-258139 27.11.2012 JP
Titre (EN) SOLID-STATE IMAGING DEVICE AND METHOD FOR DRIVING SAME
(FR) DISPOSITIF D'IMAGERIE À SEMI-CONDUCTEURS ET SON PROCÉDÉ DE COMMANDE
(JA) 固体撮像装置およびその駆動方法
Abrégé : front page image
(EN)Provided are a solid-state imaging device and a method for driving same whereby the amount of time required for noise canceling can be substantially reduced. Said solid-state imaging device is provided with a signal read-out circuit and a negative-feedback circuit. The signal read-out circuit contains the following: a charge storage section that is electrically connected to a photoelectric conversion section; and a reset transistor, either the source or drain of which is electrically connected to the charge storage section. The negative-feedback circuit provides the output of the signal read-out circuit to either the source or the drain (whichever is not electrically connected to the charge storage section) of the reset transistor as negative feedback. A reset operation that dumps charge stored in the charge storage section comprises a first period and a second period after said first period. The negative-feedback circuit is in an off state during the first period and an on state during the second period. During the first period, the reset transistor transitions from an off state to an on state and then back to the off state. During the second period, a reset-transistor control voltage that gradually transitions the reset transistor to the on state is applied.
(FR)La présente invention concerne un dispositif d'imagerie à semi-conducteurs et son procédé de commande, la quantité de temps nécessaire en vue d'éliminer le bruit pouvant par là-même être sesiblement réduite. Ledit dispositif d'imagerie à semi-conducteurs est équipé d'un circuit de lecture de signal et d'un circuit de rétroaction négative. Le circuit de lecture de signal contient les éléments suivants : une section d'accumulation de charge qui est électriquement connectée à une section de conversion photoélectrique; et un transistor de réinitialisation dont soit la source, soit le drain est électriquement connecté à la section d'accumulation de charge. Le circuit de rétroaction négative délivre la sortie du circuit de lecture de signal à l'élément parmi la source et le drain qui n'est pas électriquement connecté à la section d'accumulation de charge, du transistor de réinitialisation en tant que rétroaction négative. Une opération de réinitialisation qui vide la charge accumulée dans la section d'accumulation de charge comprend une première période et une seconde période qui suit ladite première période. Le circuit de rétroaction négative se trouve dans un état inactif pendant la première période et dans un état actif pendant la seconde période. Au cours de la première période, le transistor de réinitialisation passe d'un état inactif à un état actif puis de nouveau à l'état inactif. Au cours de la seconde période, une tension de commande de transistor de réinitialisation qui fait progressivement passer le transistor de réinitialisation à l'état actif est appliquée.
(JA) ノイズキャンセルに必要な時間を大幅に短縮することができる固体撮像装置とその駆動方法を提供する。光電変換部と電気的に接続された電荷蓄積部と、ソースまたはドレインの一方が電荷蓄積部と電気的に接続されたリセットトランジスタとを含む、信号読み出し回路と、信号読み出し回路の出力を、リセットトランジスタのソースまたはドレインの他方に負帰還させる負帰還回路とを備え、電荷蓄積部に蓄積された電荷を排出するリセット動作は、負帰還回路がオフ状態である第1の期間と、第1の期間の後であって、負帰還回路がオン状態である第2の期間とを含み、第1の期間において、リセットトランジスタがオフ状態からオン状態へ変化した後、再びオフ状態となり、第2の期間において、リセットトランジスタを徐々にオン状態へと変化させるリセットトランジスタ制御電圧が印加される。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)