WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014083159) PROCÉDÉ DE DURCISSEMENT LOGIQUE PAR PARTITIONNEMENT D'UN CIRCUIT ÉLECTRONIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/083159    N° de la demande internationale :    PCT/EP2013/075099
Date de publication : 05.06.2014 Date de dépôt international : 29.11.2013
CIB :
G06F 17/50 (2006.01)
Déposants : ELECTRICITE DE FRANCE [FR/FR]; 22-30, avenue de Wagram F-75008 Paris (FR)
Inventeurs : COUSIN, Bastien; (FR).
DELEUZE, Gilles; (FR).
CRETINON, Laurent; (FR).
GONCALVES DOS SANTOS, Gutemberg, Jr.; (FR).
NAVINER, Lirida; (FR)
Mandataire : REGIMBEAU; 20, rue de Chazelles F-75847 Paris Cedex 17 (FR)
Données relatives à la priorité :
1261439 29.11.2012 FR
Titre (EN) METHOD FOR THE RADIATION HARDENING OF AN ELECTRONIC CIRCUIT BY PARTITIONING
(FR) PROCÉDÉ DE DURCISSEMENT LOGIQUE PAR PARTITIONNEMENT D'UN CIRCUIT ÉLECTRONIQUE
Abrégé : front page image
(EN)The method relates to a method for the radiation hardening of an electronic circuit by partitioning, said circuit including an odd number K of parallel branches connected to a same primary input I and each including a same series of N modules and N-1 nodes linking two consecutive modules, the K branches together forming a series of N-1 gates respectively consisting of parallel K nodes, and a primary arbiter forming a majority vote from the output signal of the K branches, the method being characterized in that it includes the following steps which are repeated for each one of the gates: determining a reliability of a subcircuit upstream from the gate consisting of the portions of the K branches located between the primary input and the gate, and the insertion of at least one arbiter at the gate forming a majority vote from the output signals of said portions of branches constituting the scanned subcircuit and outputting at least one majority signal to the respective inputs of an additional subcircuit formed by the branch portions downstream from the gate, if the reliability of the scanned subcircuit is less than a reliability set point.
(FR)Un procédé de durcissement logique par partitionnement d'un circuit électronique comprenant un nombre impair K de branches en parallèle connectées à une même entrée primaire I et comprenant chacune une même série de N modules et N-1 nœuds joignant deux modules consécutifs, les K branches formant ensemble une succession de N-1 portes constituées respectivement de K nœuds en parallèle, et un arbitre primaire réalisant un vote majoritaire à partir des signaux de sortie des K branches, le procédé étant caractérisé en ce qu'il comprend les étapes suivantes répétées pour chacune des portes: la détermination d'une fiabilité d'un sous-circuit en amont de la porte constitué par les portions des K branches comprises entre l'entrée primaire et la porte, et l'insertion d'au moins un arbitre à la porte réalisant un vote majoritaire à partir des signaux de sortie desdites portions de branches constituant le sous-circuit balayé, et délivrant au moins un signal majoritaire aux entrées respectives d'un sous-circuit complémentaire constitué par les portions de branches en aval de la porte, si la fiabilité du sous-circuit balayé est inférieure à une consigne de fiabilité.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : français (FR)
Langue de dépôt : français (FR)