WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014082333) PROCÉDÉ DE FABRICATION D'UN TRANSISTOR À EFFET DE CHAMP À SEMI-CONDUCTEUR À OXYDE MÉTALLIQUE DE TYPE N
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/082333    N° de la demande internationale :    PCT/CN2012/086125
Date de publication : 05.06.2014 Date de dépôt international : 07.12.2012
CIB :
H01L 29/78 (2006.01), H01L 21/28 (2006.01), H01L 21/336 (2006.01), H01L 21/8238 (2006.01)
Déposants : INSTITUTE OF MICROELECTRONICS, CHINESE ACADEMY OF SCIENCES [CN/CN]; No.3 Beitucheng West Road, Chaoyang District Beijing 100029 (CN)
Inventeurs : XU, Qiuxia; (CN).
ZHU, Huilong; (US).
XU, Gaobo; (CN).
ZHOU, Huajie; (CN)
Mandataire : CHINA SCIENCE PATENT & TRADEMARK AGENT LTD.; 11/F., Bldg. D, International Finance and Economics Center No.87, West 3rd Ring North Rd., Haidian District Beijing 100089 (CN)
Données relatives à la priorité :
201210506435.4 30.11.2012 CN
Titre (EN) MANUFACTURING METHOD OF N-TYPE MOSFET
(FR) PROCÉDÉ DE FABRICATION D'UN TRANSISTOR À EFFET DE CHAMP À SEMI-CONDUCTEUR À OXYDE MÉTALLIQUE DE TYPE N
(ZH) N型MOSFET的制造方法
Abrégé : front page image
(EN)A manufacturing method of N-type MOSFET comprises forming a section of MOSFET on a semiconductor substrate (101), where the section of MOSFET includes source/drain regions (105) in the semiconductor substrate (101), a false gate stack located between the source and drain regions (105) on the semiconductor substrate (101), and a gate side wall (104) surrounding the false gate stack; removing the false gate stack to form a gate opening to expose the surface of the semiconductor substrate (101); forming an interface oxide layer (108) on the exposed surface of the semiconductor substrate (101); forming high-K gate dielectric layer (109) on the interface oxide layer (108) in the gate opening; forming a first metal gate layer (110) above the high-K gate dielectric layer (109); injecting doping ions into the first metal gate layer (110); annealing so as to cause the doped ions to diffuse and accumulate at the upper interface layer between the high-K gate dielectric layer (109) and the first metal gate layer (110), and at the lower interface layer between the high-K gate dielectric layer (109) and the interface oxide layer (108), and to form electric dipoles at the lower interface layer between the high-K gate dielectric layer (109) and the interface oxide layer (108) through an interfacial reaction.
(FR)La présente invention se rapporte à un procédé de fabrication d'un transistor à effet de champ à semi-conducteur à oxyde métallique (transistor MOSFET) de type N, ledit procédé consistant à former une section du transistor MOSFET sur un substrat semi-conducteur (101), la section du transistor MOSFET comprenant des régions de source/drain (105) dans le substrat semi-conducteur (101), un faux empilement de grille situé entre les régions de source et de drain (105) sur le substrat semi-conducteur (101), et une paroi latérale de grille (104) qui entoure le faux empilement de grille ; retirer le faux empilement de grille afin de former une ouverture de grille pour exposer la surface du substrat semi-conducteur (101) ; former une couche d'oxyde interfaciale (108) sur la surface exposée du substrat semi-conducteur (101) ; former une couche diélectrique de grille à constante diélectrique élevée (109) sur la couche d'oxyde interfaciale (108) dans l'ouverture de grille ; former une première couche de grille métallique (110) au-dessus de la couche diélectrique de grille à constante diélectrique élevée (109) ; injecter des ions de dopant dans la première couche de grille métallique (110) ; effectuer un recuit de sorte à provoquer la diffusion des ions dopés et leur accumulation au niveau de la couche interfaciale supérieure entre la couche diélectrique de grille à constante diélectrique élevée (109) et la première couche de grille métallique (110) et au niveau de la couche interfaciale inférieure entre la couche diélectrique de grille à constante diélectrique élevée (109) et la couche d'oxyde interfaciale (108), et à former des dipôles électriques au niveau de la couche interfaciale inférieure entre la couche diélectrique de grille à constante diélectrique élevée (109) et la couche d'oxyde interfaciale (108) grâce à une réaction interfaciale.
(ZH)一种N型MOSFET的制造方法,该方法包括:在半导体衬底(101)上形成MOSFET的一部分,包括位于半导体衬底(101)中的源/漏区(105)、在半导体衬底(101)上方位于源/漏区(105)之间的假栅叠层、以及围绕假栅叠层的栅极侧墙(104);去除MOSFET的假栅叠层以形成栅极开口,以暴露半导体衬底(101)的表面;在半导体的暴露表面上形成界面氧化物层(108);在栅极开口内的界面氧化物层(108)上形成高K栅介质(109);在高K栅介质(109)上形成第一金属栅层(110);在第一金属栅层(110)中注入掺杂离子;以及进行退火以使掺杂离子扩散并聚积在高K栅介质(109)与第一金属栅层(110)之间的上界面和高K栅介质(109)与界面氧化物(108)之间的下界面处,并且在高K栅介质(109)与界面氧化物(108)之间的下界面处通过界面反应产生电偶极子。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)