WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014081952) GESTION À FAIBLE CONSOMMATION D'ÉNERGIE D'UNE ARCHITECTURE DE PUCE INTÉGRÉE À PLUSIEURS CAPTEURS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/081952    N° de la demande internationale :    PCT/US2013/071281
Date de publication : 30.05.2014 Date de dépôt international : 21.11.2013
CIB :
G06F 1/32 (2006.01)
Déposants : MOTOROLA MOBILITY LLC [US/US]; 600 North US Highway 45 Libertyville, Illinois 60048 (US)
Inventeurs : BURCA, Gabriel B.,; (US).
LAUTNER, Douglas A.,; (US).
DEBATES, Scott P.,; (US).
HOR-LAO, Mary K.,; (US).
HEFNER, Eric J.,; (US).
JONES, Ryan D.,; (US).
MOORE, Daniel T.,; (US).
WIEGAND, Robert,; (US)
Mandataire : VAAS, Randall S.; 600 North US Highway 45 Libertyville, Illinois 60048 (US)
Données relatives à la priorité :
61/728,921 21.11.2012 US
61/776,868 12.03.2013 US
61/827,458 24.05.2013 US
13/930,473 28.06.2013 US
Titre (EN) LOW POWER MANAGEMENT OF MULTIPLE SENSOR INTEGRATED CHIP ARCHITECTURE
(FR) GESTION À FAIBLE CONSOMMATION D'ÉNERGIE D'UNE ARCHITECTURE DE PUCE INTÉGRÉE À PLUSIEURS CAPTEURS
Abrégé : front page image
(EN)A method, device, system, or article of manufacture is provided for low-power management of multiple sensor chip architecture. In one embodiment, a method comprises, at a computing device that includes a first processor, a second processor and a third processor, receiving, by the first processor operating at a first clock rate, first sensor data from a first sensor operating at a first data rate; determining, by the first processor, a movement of the computing device using the first sensor data; in response to determining the movement of the computing device, performing, by the first processor, a first motion state algorithm to determine whether a modality of the computing device is a first motion state; and, in response to determining that the modality of the computing device is not the first motion state, changing, by the first processor, at least one of the first processor to operate at a second clock rate sufficient to perform a second motion state algorithm and changing the first sensor to operate at a second data rate sufficient to perform the second motion state algorithm, wherein the second motion state algorithm is used to determine whether the modality of the computing device is a second motion state.
(FR)La présente invention se rapporte à un procédé, à un dispositif, à un système ou à un article de fabrication, adaptés pour exécuter une gestion à faible consommation d'énergie d'une architecture de puce intégrée à plusieurs capteurs. Dans l'un des modes de réalisation de l'invention, un procédé comprend : la réception, à un dispositif informatique qui comprend un premier processeur, un deuxième processeur et un troisième processeur, de premières données de détection en provenance d'un premier capteur fonctionnant à un premier débit de données, par le premier processeur qui s'exécute à une première vitesse d'horloge; la détermination, par le premier processeur, d'un mouvement du dispositif informatique au moyen des premières données de détection; en réponse à la détermination du mouvement du dispositif informatique, l'exécution, par le premier processeur, d'un premier algorithme d'état de mouvement afin de déterminer si une modalité du dispositif informatique correspond à un premier état de mouvement, ou non; et, en réponse à la détermination selon laquelle la modalité du dispositif informatique ne correspond pas au premier état de mouvement, la commutation, par le premier processeur, d'au moins un du premier processeur de sorte à l'amener à s'exécuter à une seconde vitesse d'horloge qui est suffisante pour exécuter un second algorithme d'état de mouvement, et la commutation du premier capteur de sorte à l'amener à fonctionner à un second débit de données qui est suffisant pour exécuter le second algorithme d'état de mouvement. L'invention est caractérisée en ce que le second algorithme d'état de mouvement est utilisé pour déterminer si la modalité du dispositif informatique correspond à un second état de mouvement, ou non.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)