WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014081457) SYSTÈME DE TRAITEMENT POURVU DE PROCESSEURS, DE MOTEURS DMA ET DE TAMPONS FIFO INTERCALÉS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/081457    N° de la demande internationale :    PCT/US2013/029915
Date de publication : 30.05.2014 Date de dépôt international : 08.03.2013
Demande présentée en vertu du Chapitre 2 :    10.09.2014    
CIB :
G06F 15/163 (2006.01), G06F 13/40 (2006.01), G06F 13/28 (2006.01)
Déposants : COHERENT LOGIX INCORPORATED [US/US]; 1120 South Capital of Texas Highway Building 3, Suite 310 Austin, Texas 78746 (US)
Inventeurs : DOBBS, Carl; (US).
TROCINO, Michael; (US).
BINDLOSS, Keith; (US)
Mandataire : MEYERTONS, HOOD, KIVLIN, KOWERT & GOETZEL, P.C.; HOOD, Jeffrey C. P.O. Box 398 Austin, Texas 78767-0398 (US).
WEGNER, Hans; BARDEHLE PAGENBERG Partnerschaft mbB Postfach 86 06 20 81633 München Prinzregentenplatz 7 81675 München (DE)
Données relatives à la priorité :
61/728,959 21.11.2012 US
Titre (EN) PROCESSING SYSTEM WITH INTERSPERSED PROCESSORS DMA-FIFO
(FR) SYSTÈME DE TRAITEMENT POURVU DE PROCESSEURS, DE MOTEURS DMA ET DE TAMPONS FIFO INTERCALÉS
Abrégé : front page image
(EN)Embodiments of a multi-processor array are disclosed that may include a plurality of processors, local memories, configurable communication elements, and direct memory access (DMA) engines, and a DMA controller. Each processor may be coupled to one of the local memories, and the plurality of processors, local memories, and configurable communication elements may be coupled together in an interspersed arrangement. The DMA controller may be configured to control the operation of the plurality of DMA engines.
(FR)L'invention concerne des réalisations d'un réseau multiprocesseur qui peut comprendre une pluralité de processeurs, de mémoires locales, d'éléments de communication configurables et de moteurs d'accès direct à la mémoire (DMA), et un contrôleur DMA. Chaque processeur peut être accouplé à l'une des mémoires locales, et la pluralité de processeurs, de mémoires locales et d'éléments de communication configurables peuvent être accouplés entre eux selon un agencement intercalé. Le contrôleur DMA peut être conçu pour commander le fonctionnement de la pluralité de moteurs DMA.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)