WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014080617) CIRCUIT DE TRANSFORMÉE DE FOURIER RAPIDE, PROCÉDÉ DE TRAITEMENT DE TRANSFORMÉE DE FOURIER RAPIDE ET SUPPORT D'ENREGISTREMENT DE PROGRAMME
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/080617    N° de la demande internationale :    PCT/JP2013/006787
Date de publication : 30.05.2014 Date de dépôt international : 19.11.2013
CIB :
G06F 17/14 (2006.01)
Déposants : NEC CORPORATION [JP/JP]; 7-1,Shiba 5-chome, Minato-ku, Tokyo 1088001 (JP)
Inventeurs : SHIBAYAMA, Atsufumi; (JP)
Mandataire : SHIMOSAKA, Naoki; c/o NEC CORPORATION, 7-1,Shiba 5-chome, Minato-ku, Tokyo 1088001 (JP)
Données relatives à la priorité :
2012-257728 26.11.2012 JP
Titre (EN) FAST FOURIER TRANSFORM CIRCUIT, FAST FOURIER TRANSFORM PROCESSING METHOD, AND PROGRAM RECORDING MEDIUM
(FR) CIRCUIT DE TRANSFORMÉE DE FOURIER RAPIDE, PROCÉDÉ DE TRAITEMENT DE TRANSFORMÉE DE FOURIER RAPIDE ET SUPPORT D'ENREGISTREMENT DE PROGRAMME
(JA) 高速フーリエ変換回路、高速フーリエ変換処理方法及びプログラム記録媒体
Abrégé : front page image
(EN)A fast Fourier transform circuit equipped with a first and a second butterfly circuit that perform butterfly calculations corresponding to mutually different calculation bit lengths, and equipped with a control means that selectively controls the operation of the first and second butterfly circuits in accordance with any of multiple operation modes, including a first operation mode wherein a calculation is performed with both the first and the second butterfly circuit, and a second operation mode wherein a calculation is performed with only the first or only the second butterfly circuit.
(FR)L'invention concerne un circuit de transformée de Fourier rapide équipé de premier et second circuits papillons qui effectuent des calculs en papillon correspondant à des longueurs de bits de calcul mutuellement différentes, et équipé d'un moyen de commande qui commande sélectivement le fonctionnement des premier et second circuits papillons en fonction de n'importe lequel parmi des modes de fonctionnement multiples, comprenant un premier mode de fonctionnement dans lequel un calcul est effectué avec les deux premier et second circuits papillons, et un second mode de fonctionnement dans lequel un calcul n'est effectué qu'avec le premier ou le second circuit papillon.
(JA) 互いに異なる演算ビット幅に対応したバタフライ演算を行う第1及び第2のバタフライ回路を備え、第1及び第2のバタフライ回路の両方で演算を実行する第1の動作モードと、第1または第2のバタフライ回路のいずれか一方で演算を実行する第2の動作モードと、を含む複数の動作モードのいずれかに対応して第1及び第2のバタフライ回路を選択制御する制御手段を備える高速フーリエ変換回路とする。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)