WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014079708) PROCÉDÉ D'INDIVIDUALISATION D'UN ASSEMBLAGE DANS DES PUCES DE SEMI-CONDUCTEURS ET PUCE DE SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/079708    N° de la demande internationale :    PCT/EP2013/073394
Date de publication : 30.05.2014 Date de dépôt international : 08.11.2013
CIB :
H01L 33/00 (2010.01), H01L 21/78 (2006.01)
Déposants : OSRAM OPTO SEMICONDUCTORS GMBH [DE/DE]; Leibnizstr. 4 93055 Regensburg (DE)
Inventeurs : KÄMPF, Mathias; (DE)
Mandataire : EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Zusammenschluss Nr. 175 Schlossschmidstr. 5 80639 Munich (DE)
Données relatives à la priorité :
10 2012 111 358.0 23.11.2012 DE
Titre (DE) VERFAHREN ZUM VEREINZELN EINES VERBUNDES IN HALBLEITERCHIPS UND HALBLEITERCHIP
(EN) METHOD FOR SINGULATING AN ASSEMBLAGE INTO SEMICONDUCTOR CHIPS, AND SEMICONDUCTOR CHIP
(FR) PROCÉDÉ D'INDIVIDUALISATION D'UN ASSEMBLAGE DANS DES PUCES DE SEMI-CONDUCTEURS ET PUCE DE SEMI-CONDUCTEUR
Abrégé : front page image
(DE)Es wird ein Verfahren zum Vereinzeln eines Verbunds (1) in eine Mehrzahl von Halbleiterchips (10) angegeben, bei dem ein Verbund mit einem Träger (4), einer Halbleiterschichtenfolge (2) und einer metallischen Schicht (3) bereitgestellt wird. In dem Träger werden Trenngräben (45) ausgebildet. Der Verbund wird mit einer mechanischen Belastung beaufschlagt, sodass die metallische Schicht entlang der Trenngräben bricht und der Verbund in Halbleiterchips vereinzelt wird, wobei die vereinzelten Halbleiterchips jeweils einen Teil der Halbleiterschichtenfolge, des Trägers und der metallischen Schicht aufweisen. Weiterhin wird ein Halbleiterchip (10) angegeben.
(EN)A method for singulating an assemblage (1) into a plurality of semiconductor chips (10) is specified, wherein an assemblage comprising a carrier (4), a semiconductor layer sequence (2) and a metallic layer (3) is provided. Separating trenches (45) are formed in the carrier. The assemblage is subjected to mechanical loading, with the result that the metallic layer breaks along the separating trenches and the assemblage is singulated into semiconductor chips, wherein the singulated semiconductor chips each have part of the semiconductor layer sequence, of the carrier and of the metallic layer. A semiconductor chip (10) is furthermore specified.
(FR)L'invention concerne un procédé d'individualisation d'un assemblage (1) dans une pluralité de puces de semi-conducteurs (10), pour lequel on fournit un assemblage comprenant un support (4), une suite de couches de semi-conducteur (2) et une couche métallique (3). Dans le support sont pratiqués des fossés de séparation (45). L'assemblage est soumis à une charge mécanique, de telle sorte que la couche métallique se rompt le long des fossés de séparation et que l'assemblage est individualisé en puces à semi-conducteur, les puces à semi-conducteur individualisées comportant chacune une partie de la suite de couches de semi-conducteurs, du support et de la couche métallique. En outre, l'invention concerne une puce de semi-conducteur (10).
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : allemand (DE)
Langue de dépôt : allemand (DE)