WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014076431) DISPOSITIF SEMI-CONDUCTEUR ET SON PROCEDE DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/076431    N° de la demande internationale :    PCT/FR2013/052750
Date de publication : 22.05.2014 Date de dépôt international : 15.11.2013
CIB :
H01L 21/768 (2006.01)
Déposants : ALCHIMER [FR/FR]; 15 rue du Buisson aux Fraises Z.I. de la Bonde F-91300 Massy (FR)
Inventeurs : MEVELLEC, Vincent; (FR).
BLONDEAU, Paul; (FR)
Mandataire : CHANTRAINE, Sylvie; Cabinet Beau de Lomenie 158 Rue de l'Université F-75340 Paris Cedex 07 (FR)
Données relatives à la priorité :
61/726,967 15.11.2012 US
Titre (EN) SEMICONDUCTOR DEVICE AND ITS METHOD OF FABRICATION
(FR) DISPOSITIF SEMI-CONDUCTEUR ET SON PROCEDE DE FABRICATION
Abrégé : front page image
(EN)The present invention relates to a semiconductor device comprising a semiconductor substrate endowed with interconnection structures or through vias, in which the surface of the structures is covered with a layer of polymer and then with a metallic layer, the polymer layer fulfilling both the function of electrical insulant between the semiconductor and the metallic layer, and the function of barrier to the possible migration of metal ions originating from the metallic layer to the semiconductor substrate. The invention also relates to a method of fabrication of this device. Application: metallization of very fine interconnections and of through vias in 3D integrated circuits.
(FR)La présente invention concerne un dispositif semi-conducteur comprenant un substrat semi-conducteur doté de structures d'interconnections ou de vias traversants dans lequel la surface des structures est recouverte d'une couche de polymère puis d'une couche métallique, la couche de polymère remplissant à la fois la fonction d'isolant électrique entre le semi-conducteur et la couche métallique, et la fonction de barrière à la migration éventuelle des ions métalliques provenant de la couche métallique vers le substrat semi-conducteur. L'invention concerne également un procédé de fabrication de ce dispositif. Application : Métallisation d'interconnections très fines et de vias traversants dans des circuits intégrés 3D.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : français (FR)
Langue de dépôt : français (FR)