WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014075360) TRANSISTOR FINFET ET PROCÉDÉ DE PRODUCTION DUDIT TRANSISTOR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/075360    N° de la demande internationale :    PCT/CN2012/085625
Date de publication : 22.05.2014 Date de dépôt international : 30.11.2012
CIB :
H01L 21/336 (2006.01)
Déposants : INSTITUTE OF MICROELECTRONICS, CHINESE ACADEMY OF SCIENCES [CN/CN]; No.3 Beitucheng West Road, Chaoyang District Beijing 100029 (CN)
Inventeurs : ZHU, Huilong; (US)
Mandataire : CHINA SCIENCE PATENT & TRADEMARK AGENT LTD.; 11/F., Bldg. D, International Finance and Economics Center No.87, West 3rd Ring North Rd., Haidian District Beijing 100089 (CN)
Données relatives à la priorité :
201210464915.9 16.11.2012 CN
Titre (EN) FINFET AND METHOD FOR MANUFACTURE THEREOF
(FR) TRANSISTOR FINFET ET PROCÉDÉ DE PRODUCTION DUDIT TRANSISTOR
(ZH) FinFET及其制造方法
Abrégé : front page image
(EN)A FinFET and method for manufacture thereof, the method of manufacturing the FinFET comprising: forming a through-stopping layer (102) on a semiconductor substrate (101); forming a first semiconductor layer (103) on the through-stopping layer (102); forming a source region and a drain region (106) in the semiconductor layer (103); forming a semiconductor fin from the first semiconductor layer (103), the source region and the drain region (106) contacting the semiconductor fin on the two ends of the semiconductor fin; and forming a gate stacking across the semiconductor fin, the gate stacking including a gate conductor and a gate dielectric (110) interposed between the gate conductor (111) and the semiconductor fin. Through the after fin technology to manufacture the FinFET, the method is in favor of the integration of the high K gate dielectric and the metal gate and the source region and the drain region as the stress source.
(FR)L'invention concerne un transistor FinFET et un procédé de production dudit transistor. Le procédé de production du transistor FinFET comprend les étapes suivantes : formation d'une couche de blocage de trous (102) sur un substrat semi-conducteur (101); formation d'une première couche semi-conductrice (103) sur la couche de blocage de trous (102); formation d'une région source et d'une région drain (106) dans la couche semi-conductrice (103); formation d'une ailette semi-conductrice à partir de la première couche semi-conductrice (103), la région source et la région drain (106) étant en contact avec l'ailette semi-conductrice aux deux extrémités de l'ailette semi-conductrice; et formation d'un empilement de grilles à travers l'ailette semi-conductrice, l'empilement de grilles comprenant un conducteur de grille et un diélectrique de grille (110) interposé entre le conducteur de grille (111) et l'ailette semi-conductrice. Du fait de l'utilisation de la technologie suivante de l'ailette pour produire le transistor FinFET, le procédé favorise l'intégration du diélectrique de grille à coefficient K élevé et de la grille métallique et de la région source et la région drain en tant que source de contrainte.
(ZH)一种FinFET及其制造方法,该制造FinFET的方法包括:在半导体衬底(101)上形成穿通阻止层(102);在穿通阻止层(102)上形成第一半导体层(103);在第一半导体层(103)中形成源区和漏区(106);由第一半导体层(103)形成半导体鳍片,源区和漏区(106)在半导体鳍片的两端与半导体鳍片接触;以及形成跨越半导体鳍片的栅堆叠,栅堆叠包括栅极导体和夹在栅极导体(111)和半导体鳍片之间的栅极电介质(110)。该方法通过后鳍工艺制造FinFET,有利于集成高K栅极电介质和金属栅极以及作为应力源的源区和漏区。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)