WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014062936) TRANSISTORS À EFFET DE CHAMP À JONCTION À CMOS INTÉGRÉ POUR PLATES-FORMES BIOÉLECTRONIQUES DENSES ET À FAIBLE BRUIT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/062936    N° de la demande internationale :    PCT/US2013/065478
Date de publication : 24.04.2014 Date de dépôt international : 17.10.2013
CIB :
H01L 29/76 (2006.01), H03F 3/14 (2006.01)
Déposants : THE TRUSTEES OF COLUMBIA UNIVERSITY IN THE CITY OF NEW YORK [US/US]; 412 Low Memorial Library 535 West 116th Street New York, NY 10027 (US)
Inventeurs : ROSENSTEIN, Jacob; (US).
FIELD, Ryan, Michael; (US).
FLEISCHER, Dan; (US).
SHEPARD, Kenneth, L.; (US)
Mandataire : RAGUSA, Paul; Baker Botts LLP 30 Rockefeller Plaza New York, NY 10112-4498 (US)
Données relatives à la priorité :
61/715,193 17.10.2012 US
Titre (EN) CMOS-INTEGRATED JFET FOR DENSE LOW-NOISE BIOELECTRONIC PLATFORMS
(FR) TRANSISTORS À EFFET DE CHAMP À JONCTION À CMOS INTÉGRÉ POUR PLATES-FORMES BIOÉLECTRONIQUES DENSES ET À FAIBLE BRUIT
Abrégé : front page image
(EN)A complementary metal oxide semiconductor (CMOS)-integrated junction field effect transistor (JFET) has reduced scale and reduced noise. An exemplary JFET has a substrate layer of one dopant type with a gate layer of that dopant type disposed on the substrate, a depletion channel of a second dopant type disposed on the first gate layer, and a second gate layer of the first dopant type disposed on the depletion channel and proximate a surface of the transistor. The second gate layer can separate the depletion channel from the surface, and the depletion channel separates the first gate layer from the second gate layer.
(FR)L'invention concerne un transistor à effet de champ à jonction (JFET) à semi-conducteur à oxyde de métal complémentaire (CMOS) intégré ayant une échelle réduite et un bruit réduit. Un exemple de JFET comporte une couche de substrat d'un type de dopant comprenant une couche de grille de ce type de dopant disposée sur le substrat, un canal de déplétion d'un second type de dopant disposé sur la première couche de grille, et une seconde couche de grille du premier type de dopant disposée sur le canal de déplétion et à proximité d'une surface du transistor. La seconde couche de grille peut séparer le canal de déplétion de la surface, et le canal de déplétion sépare la première couche de grille de la seconde couche de grille.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)