WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014061091) MÉMOIRE À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/061091    N° de la demande internationale :    PCT/JP2012/076651
Date de publication : 24.04.2014 Date de dépôt international : 16.10.2012
CIB :
H01L 27/105 (2006.01), G11C 13/00 (2006.01), H01L 45/00 (2006.01)
Déposants : HITACHI, LTD. [JP/JP]; 6-6, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008280 (JP)
Inventeurs : HANZAWA Satoru; (JP).
KOTABE Akira; (JP).
SASAGO Yoshitaka; (JP).
TAKEMURA Riichiro; (JP).
OSADA Kenichi; (JP)
Mandataire : HIRAKI Yusuke; Atago Green Hills MORI Tower 32F, 5-1, Atago 2-chome, Minato-ku, Tokyo 1056232 (JP)
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR STORAGE DEVICE
(FR) MÉMOIRE À SEMI-CONDUCTEUR
(JA) 半導体記憶装置
Abrégé : front page image
(EN)The purpose of the present invention is to provide a semiconductor storage device allowing the total surface area of a direct peripheral circuit to be kept small. This semiconductor storage device is provided with a selection transistor for selecting memory blocks in a certain direction on a substrate, a gate electrode of the selection transistor being shared with another adjacent selection transistor.
(FR)L'objet de la présente invention est de fournir une mémoire à semi-conducteur permettant de conserver une petite surface totale d'un circuit périphérique direct. La mémoire à semi-conducteur selon la présente invention est équipée d'un transistor de sélection permettant de sélectionner des blocs de mémoire dans une certaine direction sur un substrat, une électrode de grille du transistor de sélection étant partagée avec un autre transistor de sélection adjacent.
(JA) 本発明は、直接周辺回路の総面積を小さく抑えることができる半導体記憶装置を提供することを目的とする。 本発明に係る半導体記憶装置は、基板上の所定方向に沿ってメモリブロックを選択する選択トランジスタを備え、選択トランジスタのゲート電極は、隣接する他の選択トランジスタと共有されている。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)