WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014031813) DISPOSITIF À SEMI-CONDUCTEURS À PROTECTION CONTRE DES CONDITIONS DE SURCHARGE ÉLECTRIQUES (EOS)
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/031813    N° de la demande internationale :    PCT/US2013/056105
Date de publication : 27.02.2014 Date de dépôt international : 22.08.2013
CIB :
H01C 7/12 (2006.01), H01L 27/02 (2006.01)
Déposants : RF MICRO DEVICES, INC [US/US]; 7628 Thorndike Road Greensboro, North Carolina 27409 (US)
Inventeurs : RITENOUR, Andrew P.; (US)
Mandataire : FRINK, Bentley D.; Withrow & Terranova, P.L.L.C. 100 Regency Forest Drive Suite 160 Cary, North Carolina 27518 (US)
Données relatives à la priorité :
61/692,763 24.08.2012 US
61/702,879 19.09.2012 US
13/871,526 26.04.2013 US
Titre (EN) SEMICONDUCTOR DEVICE WITH ELECTRICAL OVERSTRESS (EOS) PROTECTION
(FR) DISPOSITIF À SEMI-CONDUCTEURS À PROTECTION CONTRE DES CONDITIONS DE SURCHARGE ÉLECTRIQUES (EOS)
Abrégé : front page image
(EN)A semiconductor device with electrical overstress (EOS) protection is disclosed. The semiconductor device includes a semi-insulating layer, a first contact disposed onto the semi-insulating layer, and a second contact disposed onto the semi-insulating layer. A passivation layer is disposed onto the semi-insulating layer. The passivation layer has a dielectric strength that is greater than that of the semi-insulating layer to ensure that a voltage breakdown occurs within the semi-insulating layer within a semi-insulating region between the first contact and the second contact before a voltage breakdown can occur in the passivation layer.
(FR)La présente invention porte sur un dispositif à semi-conducteurs qui possède une protection contre des conditions de surcharge électriques (EOS). Le dispositif à semi-conducteurs comprend une couche semi-isolante, un premier contact disposé sur la couche semi-isolante et un second contact disposé sur la couche semi-isolante. Une couche de passivation est disposée sur la couche semi-isolante. La couche de passivation possède une rigidité diélectrique qui est supérieure à celle de la couche semi-isolante pour assurer qu'un claquage de tension se produit à l'intérieur de la couche semi-isolante, dans une région semi-isolante, entre le premier contact et le second contact avant qu'un claquage de tension puisse se produire dans la couche de passivation.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)