WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014031570) SYSTÈME ET PROCÉDÉ PERMETTANT DE FORMER UNE ÉLECTRODE INFÉRIEURE ENFOUIE CONJOINTEMENT AVEC UN DISPOSITIF DE SYSTÈME MICROÉLECTROMÉCANIQUE (MEMS) ENCAPSULÉ
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/031570    N° de la demande internationale :    PCT/US2013/055668
Date de publication : 27.02.2014 Date de dépôt international : 20.08.2013
CIB :
B81B 7/00 (2006.01)
Déposants : ROBERT BOSCH GMBH [DE/DE]; Postfach 30 02 20 D-70442 Stuttgart (DE).
GRAHAM, Andrew, B. [US/US]; (US).
FEYH, Ando [DE/US]; (US).
O'BRIEN, Gary [US/US]; (US)
Inventeurs : GRAHAM, Andrew, B.; (US).
FEYH, Ando; (US).
O'BRIEN, Gary; (US)
Mandataire : MAGINOT, Paul, J.; MAGINOT, MOORE & BECK LLP One Indiana Square Suite 2200 Indianapolis, IN 46204 (US)
Données relatives à la priorité :
61/691,662 21.08.2012 US
Titre (EN) SYSTEM AND METHOD FOR FORMING A BURIED LOWER ELECTRODE IN CONJUNCTION WITH AN ENCAPSULATED MEMS DEVICE
(FR) SYSTÈME ET PROCÉDÉ PERMETTANT DE FORMER UNE ÉLECTRODE INFÉRIEURE ENFOUIE CONJOINTEMENT AVEC UN DISPOSITIF DE SYSTÈME MICROÉLECTROMÉCANIQUE (MEMS) ENCAPSULÉ
Abrégé : front page image
(EN)A system and method for forming a sensor device with a buried first electrode includes providing a first silicon portion with an electrode layer and a second silicon portion with a device layer. The first silicon portion and the second silicon portion are adjoined along a common oxide layer formed on the electrode layer of the first silicon portion and the device layer of the second silicon portion. The resulting multi-silicon stack includes a buried lower electrode that is further defined by a buried oxide layer, a highly-doped ion implanted region, or a combination thereof. The multi-silicon stack has a plurality of silicon layers and silicon dioxide layers with electrically isolated regions in each layer allowing for both the lower electrode and an upper electrode. The multi-silicon stack further includes a spacer that enables the lower electrode to be accessible from a topside of the sensor device.
(FR)La présente invention se rapporte à un système et à un procédé permettant de former un dispositif capteur avec une première électrode enfouie qui consistent à agencer une première pièce en silicium ayant une couche d'électrode et une seconde pièce en silicium ayant une couche de dispositif. La première pièce en silicium et la seconde pièce en silicium sont unies le long d'une couche d'oxyde commune formée sur la couche d'électrode de la première pièce en silicium et la couche de dispositif de la seconde pièce en silicium. L'empilement multi-silicium résultant comprend une électrode inférieure enfouie qui est en outre définie par une couche d'oxyde enfouie, une région à ions implantés fortement dopés, ou par une combinaison de ces derniers. L'empilement multi-silicium comprend une pluralité de couches de silicium et de couches de dioxyde de silicium ayant des régions électriquement isolées dans chaque couche, ce qui permet à la fois l'électrode inférieure et une électrode supérieure. L'empilement multi-silicium comprend en outre une pièce d'écartement qui permet l'accès à l'électrode inférieure depuis une partie supérieure du dispositif capteur.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)