WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014025731) INTERACTION D'ACCÈS À UN DISPOSITIF DE MÉMOIRE TRANSACTIONNEL COMPRENANT D'AUTRES SÉMANTIQUES ATOMIQUES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/025731    N° de la demande internationale :    PCT/US2013/053719
Date de publication : 13.02.2014 Date de dépôt international : 06.08.2013
CIB :
G06F 13/16 (2006.01), G06F 12/00 (2006.01)
Déposants : INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road Armonk, NY 10504 (US)
Inventeurs : FREY, Bradly; (US).
GUTHRIE, Guy, L.; (US).
MAY, Cathy; (US).
WILLIAMS, Derek, E.; (US)
Mandataire : MACKINNON, Ian, D.; IBM CORPORATION 2070 Route 52 Bldg. 321/Zip 482 Hopewell Junction, NY 12533 (US)
Données relatives à la priorité :
61/681,872 10.08.2012 US
Titre (EN) INTERACTION OF TRANSACTIONAL STORAGE ACCESSES WITH OTHER ATOMIC SEMANTICS
(FR) INTERACTION D'ACCÈS À UN DISPOSITIF DE MÉMOIRE TRANSACTIONNEL COMPRENANT D'AUTRES SÉMANTIQUES ATOMIQUES
Abrégé : front page image
(EN)In a processor, an instruction sequence including, in order, a load-and-reserve instruction specifying a read access to a target memory block, an instruction delimiting transactional memory access instructions belonging to a memory transaction, and a store-conditional instruction specifying a conditional write access to the target memory block is detected. In response to detecting the instruction sequence, the processor causes the conditional write access to the target memory block to fail.
(FR)Selon l'invention, dans un processeur, une séquence d'instructions comprenant, dans l'ordre, une instruction de charge et de réserve spécifiant un accès de lecture à un bloc de mémoire cible, une instruction délimitant des instructions d'accès à une mémoire transactionnelle appartenant à une transaction de mémoire, et une instruction conditionnelle de mémoire spécifiant un accès d'écriture conditionnel sur le bloc de mémoire cible, est détectée. En réponse à la détection de la séquence d'instructions, le processeur amène l'accès d'écriture conditionnel sur le bloc de mémoire cible à échouer.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)