WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014025512) AGRÉGATION DE VERROUS DE DONNÉES POUR LA DÉTERMINATION D'UN NOMBRE DE NIVEAUX DE PROGRAMME DISTINGUÉS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/025512    N° de la demande internationale :    PCT/US2013/051359
Date de publication : 13.02.2014 Date de dépôt international : 19.07.2013
CIB :
G11C 11/56 (2006.01), G11C 16/34 (2006.01)
Déposants : SANDISK TECHNOLOGIES INC. [US/US]; Two Legacy Town Center 6900 North Dallas Parkway Plano, Texas 75024 (US)
Inventeurs : PAN, Feng; (US).
KUO, Tien-Chien; (US).
WAN, Jun; (US).
LEI, Bo; (US)
Mandataire : GALLAGHER, Peter A.; Davis Wright Tremaine LLP 505 Montgomery Street, Suite 800 San Francisco, California 94111 (US)
Données relatives à la priorité :
13/569,008 07.08.2012 US
Titre (EN) AGGREGATING DATA LATCHES FOR DETERMINATION OF NUMBER OF DISTINGUISHED PROGRAM LEVELS
(FR) AGRÉGATION DE VERROUS DE DONNÉES POUR LA DÉTERMINATION D'UN NOMBRE DE NIVEAUX DE PROGRAMME DISTINGUÉS
Abrégé : front page image
(EN)In a nonvolatile memory array that stores randomized data, the program level - the number of states per cell stored in a population of memory cells - may be determined from the aggregated results of a single read step. A circuit for aggregating binary results of a read step includes parallel transistors with control gates connected to the data latches holding the binary results, so that current flow through the combined transistors depends on the binary results.
(FR)Selon l'invention, dans un réseau de mémoires non volatiles qui stocke des données randomisées, le niveau de programme - le nombre d'états par cellule stockée dans une population de cellules de mémoire - peut être déterminé à partir des résultats agrégés d'une étape de lecture unique. Un circuit pour agréger des résultats binaires d'une étape de lecture comprend des transistors parallèles qui commandent des portes reliées aux verrous de données contenant les résultats binaires, de telle sorte qu'une circulation de courant à travers les transistors combinés dépend des résultats binaires.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)