WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014024266) PROCÉDÉ DE FABRICATION DE DISPOSITIF SEMI-CONDUCTEUR ET DISPOSITIF SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/024266    N° de la demande internationale :    PCT/JP2012/070145
Date de publication : 13.02.2014 Date de dépôt international : 08.08.2012
CIB :
H01L 21/336 (2006.01), H01L 29/78 (2006.01)
Déposants : Unisantis Electronics Singapore Pte. Ltd. [SG/SG]; 111, North Bridge Road, #16-04, Peninsula Plaza 179098 (SG) (Tous Sauf US).
MASUOKA Fujio [JP/JP]; (JP) (US Seulement).
NAKAMURA Hiroki [JP/JP]; (JP) (US Seulement)
Inventeurs : MASUOKA Fujio; (JP).
NAKAMURA Hiroki; (JP)
Mandataire : TSUJII Koichi; NAKAMURA & PARTNERS, Shin-Tokyo Bldg., 3-1, Marunouchi 3-chome, Chiyoda-ku, Tokyo 1008355 (JP)
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR DEVICE PRODUCING METHOD AND SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ DE FABRICATION DE DISPOSITIF SEMI-CONDUCTEUR ET DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置の製造方法、及び、半導体装置
Abrégé : front page image
(EN)The present invention addresses the problem of providing a method for producing a SGT, which is a metal gate, and a structure of the SGT obtained by the method. The method reduces a parasitic capacitance between a gate wiring and a substrate, uses a thin gate material, and is self-alignment process. The above-described problem is addressed by the following configuration. A fin-like silicon layer is formed on a silicon substrate, a first insulating film is formed around the fin-like silicon layer, and a columnar silicon layer is formed above the fin-like silicon layer. The columnar silicon layer has a diameter that is the same as the width of the fin-like silicon layer. Then, a gate insulating film is formed around the columnar silicon layer, and a metal film and a polysilicon film are formed around the gate insulating film. The polysilicon film has a thickness smaller than the diameter of the columnar silicon layer. A third resist is formed for forming a gate wiring, the gate wiring is formed by anisotropic etching, and a fourth resist is deposited. The polysilicon film on the side wall above the columnar silicon layer is exposed, the polysilicon film thus exposed is removed by etching, the fourth resist is removed, the metal film is removed by etching, and a gate electrode that is connected to the gate wiring is formed.
(FR)La présente invention aborde le problème de fourniture d'un procédé de fabrication d'un transistor SGT, qui est une grille métallique, et une structure du transistor SGT obtenue par le procédé. Le procédé réduit une capacité parasite entre un câblage de grille et un substrat, utilise un matériau de grille mince, et est un processus à auto-alignement. Le problème décrit ci-dessus est traité par la configuration suivante. Une couche de silicium en forme d'ailette est formée sur un substrat de silicium, un premier film isolant est formé autour de la couche de silicium en forme d'ailette, et une couche de silicium en colonne est formée au-dessus de la couche de silicium en forme d'ailette. La couche de silicium en colonne possède un diamètre qui est le même que la largeur de la couche de silicium en forme d'ailette. Ensuite, un film isolant de grille est formé autour de la couche de silicium en colonne, et un film métallique et un film de polysilicium sont formés autour du film isolant de grille. Le film de polysilicium possède une épaisseur inférieure au diamètre de la couche de silicium en colonne. Un troisième résist est formé pour former un câblage de grille, le câblage de grille est formé par gravure anisotrope, et un quatrième résist est déposé. Le film de polysilicium sur la paroi latérale au-dessus de la couche de silicium en colonne est exposé, le film de polysilicium ainsi exposé est retiré par gravure, le quatrième résist est retiré, le film métallique est retiré par gravure, et une électrode de grille qui est connectée au câblage de grille est formée.
(JA) ゲート配線と基板間の寄生容量を低減し、薄いゲート材を用い、金属ゲートであり、自己整合プロセスであるSGTの製造方法とその結果得られるSGTの構造を提供することを課題とする。 シリコン基板上にフィン状シリコン層を形成し、前記フィン状シリコン層の周囲に第一の絶縁膜を形成し、前記フィン状シリコン層の上部に柱状シリコン層を形成し、前記柱状シリコン層の直径は前記フィン状シリコン層の幅と同じであって、前記柱状シリコン層の周囲にゲート絶縁膜を形成し、前記ゲート絶縁膜の周囲に金属膜及びポリシリコン膜を成膜し、前記ポリシリコン膜の膜厚は前記柱状シリコン層の直径より薄いのであって、ゲート配線を形成するための第3のレジストを形成し、異方性エッチングを行うことにより前記ゲート配線を形成し、第4のレジストを堆積し、前記柱状シリコン層上部側壁の前記ポリシリコン膜を露出し、露出した前記ポリシリコン膜をエッチングにより除去し、前記第4のレジストを剥離し、前記金属膜をエッチングにより除去し、前記ゲート配線に接続するゲート電極を形成することにより、上記課題を解決する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)