WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014022474) APPAREIL ET PROCÉDÉ D'ÉCONOMIE D'ÉNERGIE POUR UN DISPOSITIF À MÉMOIRE UTILISANT UNE BOUCLE À RETARD DE PHASE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2014/022474 N° de la demande internationale : PCT/US2013/052852
Date de publication : 06.02.2014 Date de dépôt international : 31.07.2013
CIB :
G11C 8/00 (2006.01) ,G11C 5/14 (2006.01)
Déposants : SPANSION LLC[US/US]; 915 DeGuigne Drive Sunnyvalle, CA 94088-3453, US
Inventeurs : HASAN, Qamrul; US
ZITLAW, Clifford; US
ROSNER, Stephan; US
DUBOIS, Sylvain; FR
Mandataire : LEE, Michael, Q.; Sterne, Kessler, Goldstein & Fox P.L.L.C. 1100 New York Avenue N.W. Washington, District of Columbia 20005, US
Données relatives à la priorité :
13/566,18703.08.2012US
Titre (EN) POWER SAVINGS APPARATUS AND METHOD FOR MEMORY DEVICE USING DELAY LOCKED LOOP
(FR) APPAREIL ET PROCÉDÉ D'ÉCONOMIE D'ÉNERGIE POUR UN DISPOSITIF À MÉMOIRE UTILISANT UNE BOUCLE À RETARD DE PHASE
Abrégé : front page image
(EN) Embodiments are directed to reduced power consumption for memory data transfer at high frequency through synchronized clock signaling. Delay locked loop (DLL) circuits are used to generate the synchronized clock signals. A DLL circuit consumes power as long as it is outputting the synchronized clock signals. A power saving apparatus and method are described wherein the DLL circuit is powered on when memory data access is active, while the DLL circuit is powered down when memory access is idle.
(FR) Les modes de réalisation de la présente invention concernent la réduction de la consommation d'énergie pour un transfert de données mémoire à haute fréquence par l'intermédiaire d'une signalisation d'horloge synchronisée. Des circuits à boucle à retard de phase (DLL) sont utilisés pour générer les signaux d'horloge synchronisée. Un circuit DLL consomme de l'énergie tant qu'il produit en sortie les signaux d'horloge synchronisée. L'invention concerne un appareil et un procédé d'économie d'énergie dans lesquels le circuit DLL est mis en tension lorsque l'accès aux données mémoire est actif, tandis que le circuit DLL est mis en veille lorsque l'accès mémoire est inactif.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)