WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014020790) PROCÉDÉ DE MONTAGE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2014/020790 N° de la demande internationale : PCT/JP2013/001597
Date de publication : 06.02.2014 Date de dépôt international : 12.03.2013
CIB :
H01L 21/52 (2006.01) ,B23K 20/00 (2006.01) ,B23K 20/10 (2006.01) ,H01L 33/48 (2010.01)
Déposants : PANASONIC CORPORATION[JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501, JP
Inventeurs : AKETA, Takanori; null
SANAGAWA, Yoshiharu; null
Mandataire : NISHIKAWA, Yoshikiyo; Hokuto Patent Attorneys Office, Umeda Square Bldg., 9F., 12-17, Umeda 1-chome, Kita-ku, Osaka-shi, Osaka 5300001, JP
Données relatives à la priorité :
2012-17309403.08.2012JP
Titre (EN) MOUNTING METHOD
(FR) PROCÉDÉ DE MONTAGE
(JA) 実装方法
Abrégé : front page image
(EN) In the present invention, a mounting method for mounting a plurality of chips on a substrate is provided with a temporary bonding process in which each of a plurality of chips is temporarily bonded to a substrate, and a permanent bonding process in which each of the plurality of chips that have been temporarily bonded to the substrate is permanently bonded to the substrate. In the temporary bonding process, a first basic process which comprises a first step and a second step is repeated a number of times that is equal to the number of the plurality of chips to be mounted on the substrate. The first step aligns a first metal layer of the substrate and a second metal layer of the chip. The second step temporarily bonds the second metal layer and the first metal layer by means of solid state diffusion bonding. In the permanent bonding process, the plurality of chips are permanently bonded to the substrate all at once by bonding the second metal layer of each of the plurality of chips that have been temporarily bonded to the substrate to the first metal layer of the substrate by means of liquid state diffusion bonding.
(FR) La présente invention concerne un procédé de montage destiné à monter une pluralité de puces sur un substrat, comprenant un procédé de soudage provisoire lors duquel chacune desdites puces est soudée provisoirement à un substrat, et un procédé de soudage permanent lors duquel chacune des puces soudées provisoirement au substrat est soudée au substrat de manière permanente. Lors du procédé de soudage provisoire, un premier procédé de base comprenant une première étape et une seconde étape est répété un nombre de fois égal au nombre des puces à monter sur le substrat. La première étape consiste à aligner une première couche métallique du substrat à une seconde couche métallique de la puce. La seconde étape consiste à souder provisoirement la seconde couche métallique et la première couche métallique par soudage par diffusion à l'état solide. Lors du procédé de soudage permanent, lesdites puces sont simultanément soudées au substrat de manière permanente par soudage de la seconde couche métallique de toutes les puces qui ont été provisoirement soudées au substrat à la première couche métallique du substrat, par soudage par diffusion à l'état liquide.
(JA)  基板上に複数個のチップを実装する実装方法は、基板に複数個のチップの各々を仮接合する仮接合工程と、基板に仮接合された複数個のチップの各々を基板に本接合する本接合工程とを備える。仮接合工程は、第1ステップと第2ステップとからなる第1基本工程を、基板に実装する複数個のチップの数だけ繰り返す。第1ステップは、基板の第1金属層とチップの第2金属層とを位置合わせする。第2ステップは、第2金属層と第1金属層とを固相拡散接合することで仮接合する。本接合工程は、基板に仮接合されている複数個のチップの各々の第2金属層と基板の第1金属層とを液相拡散接合することで複数個のチップを一括して基板に本接合する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)