WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014017487) CIRCUIT D'ENTRAÎNEMENT DE MOTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/017487    N° de la demande internationale :    PCT/JP2013/069920
Date de publication : 30.01.2014 Date de dépôt international : 23.07.2013
CIB :
H02P 29/02 (2006.01), H02H 11/00 (2006.01), H02J 1/00 (2006.01), H02J 7/00 (2006.01)
Déposants : MEIDENSHA CORPORATION [JP/JP]; 1-1, Osaki 2-chome, Shinagawa-ku, Tokyo 1416029 (JP)
Inventeurs : SUZUKI, Tetsuji; (JP)
Mandataire : MITSUISHI, Toshiro; Mitsuishi Law and Patent Office, 9-15, Akasaka 1-chome, Minato-ku, Tokyo 1070052 (JP)
Données relatives à la priorité :
2012-162472 23.07.2012 JP
Titre (EN) MOTOR DRIVING CIRCUIT
(FR) CIRCUIT D'ENTRAÎNEMENT DE MOTEUR
(JA) モータ駆動回路
Abrégé : front page image
(EN)A main control circuit (11) for driving a motor is configured so as to have: a Pch FET (T11), which is provided in series with a diode (D1), and the source (S) of which is connected to a secondary-side contact (MC2) of a main contactor (MC) while the drain (D) is connected to the anode (A) of the diode (D1); and a gate voltage generation circuit (12) for the Pch FET (T11). The gate voltage generation circuit is formed so as to have a first resistor (R11), one end (R11a) of which is connected to the source (S) of the Pch FET (T11), and the other end (R11b) of which is connected to the gate (G) of the Pch FET (T11), and a second resistor (R12), one end (R12a) of which is connected to the gate (G) of the Pch FET (T11) and the other end (R12b) of which is connected to the negative-electrode-side line (L2) of a battery.
(FR)L'invention porte sur un circuit de commande principal (11) pour entraîner un moteur, qui est conçu de façon à comporter : un FET Pch (T11) qui est relié en série à une diode (D1), et dont la source (S) est reliée à un contact côté secondaire (MC2) d'un contacteur principal (MC) tandis que le drain (D) est relié à l'anode (A) de la diode (D1) ; et un circuit générateur de tension de porte (12) pour le FET Pch (T11). Le circuit générateur de tension de porte est formé de façon à comprendre une première résistance (R11), dont une première extrémité (R11a) est reliée à la source (S) du FET Pch (T11) et dont l'autre extrémité est reliée à la porte (G) du FET Pch (T11), et une seconde résistance (R12), dont une première extrémité (R12a) est reliée à la porte (G) du FET Pch (T11) et dont l'autre extrémité (R12b) est reliée à la ligne côté électrode négative (L2) d'une batterie.
(JA) モータ駆動用主制御回路(11)の構成を、ダイオード(D1)に直列に設けられ、ソース(S)がメインコンタクタ(MC)の二次側接点(MC2)に接続されている一方、ドレイン(D)がダイオード(D1)のアノード(A)に接続されているPch型FET(T11)と、一端(R11a)がPch型FET(T11)のソース(S)に接続されている一方、他端(R11b)がPch型FET(T11)のゲート(G)に接続されている第1の抵抗(R11)と、一端(R12a)がPch型FET(T11)のゲート(G)に接続されている一方、他端(R12b)がバッテリ負極側ライン(L2)に接続されている第2の抵抗(R12)とを有して成るPch型FET(T11)のゲート電圧生成回路(12)とを有する構成とする。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)