WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014016651) CIRCUITERIE POUR SYSTÈME INFORMATIQUE, AGENCEMENT DE LSU ET AGENCEMENT DE MÉMOIRE AINSI QUE SYSTÈME INFORMATIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/016651    N° de la demande internationale :    PCT/IB2012/053866
Date de publication : 30.01.2014 Date de dépôt international : 27.07.2012
CIB :
G06F 1/00 (2006.01), G06F 13/14 (2006.01), G06F 9/06 (2006.01)
Déposants : FREESCALE SEMICONDUCTOR, INC. [US/US]; 6501 William Cannon Drive West Austin, Texas 78735 (US) (Tous Sauf US).
ZAMSKY, Ziv [IL/IL]; (IL) (US Seulement).
ANSCHEL, Moshe [IL/IL]; (IL) (US Seulement).
KEIDAR, Itay [IL/IL]; (IL) (US Seulement).
PELED, Itay [IL/IL]; (IL) (US Seulement).
SCHUPPER, Doron [IL/IL]; (IL) (US Seulement).
TOKAR, Yakov [IL/IL]; (IL) (US Seulement)
Inventeurs : ZAMSKY, Ziv; (IL).
ANSCHEL, Moshe; (IL).
KEIDAR, Itay; (IL).
PELED, Itay; (IL).
SCHUPPER, Doron; (IL).
TOKAR, Yakov; (IL)
Données relatives à la priorité :
Titre (EN) Circuitry for a computing system, LSU arrangement and memory arrangement as well as computing system
(FR) CIRCUITERIE POUR SYSTÈME INFORMATIQUE, AGENCEMENT DE LSU ET AGENCEMENT DE MÉMOIRE AINSI QUE SYSTÈME INFORMATIQUE
Abrégé : front page image
(EN)The present invention pertains to a circuitry (10) for a computing system comprising a first load/store unit, LSU, (12) and a second LSU (14) as well as a memory arrangement (16). The first LSU (12) is connected to the memory arrangement (16) via a first bus arrangement (18) comprising a first write bus (22) and a first read bus (24). The second LSU (14) is connected to the memory arrangement (16) via a second bus arrangement (26) comprising a second write bus (30) and a second read bus (32). The computing system (10) is arranged to carry out a multiple load instruction (LOADx2) to read data via the first read bus (24) and the second read bus (32) and/or to carry out a multiple store instruction (STOREx2) to write data via the first write bus (22) and the second write bus (30). The present invention also refers to a corresponding LSU arrangement and a memory arrangement.
(FR)La présente invention porte sur une circuiterie (10) destinée à un système informatique comprenant une première unité de chargement/stockage, LSU, (12) et une seconde LSU (14) ainsi qu'un agencement de mémoire (16). La première LSU (12) est connectée à l'agencement de mémoire (16) par un premier agencement de bus (18) comprenant un premier bus d'écriture (22) et un premier bus de lecture (24). La seconde LSU (14) est connectée à l'agencement de mémoire (16) par un second agencement de bus (26) comprenant un second bus d'écriture (30) et un second bus de lecture (32). Le système informatique (10) est conçu pour exécuter une instruction de chargement multiple (LOADx2) afin de lire des données par le premier bus de lecture (24) et le second bus de lecture (32) et/ou exécuter une instruction de stockage multiple (STOREx2) afin d'écrire des données par le premier bus d'écriture (22) et le second bus d'écriture (30). La présente invention porte également sur un agencement de LSU correspondant et un agencement de mémoire.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)