WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014014452) RÉPERTOIRE DE CACHE VIRTUEL DANS DES ARCHITECTURES MULTIPROCESSEURS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/014452    N° de la demande internationale :    PCT/US2012/047150
Date de publication : 23.01.2014 Date de dépôt international : 18.07.2012
CIB :
G06F 12/00 (2006.01)
Déposants : EMPIRE TECHNOLOGY DEVELOPMENT LLC [US/US]; 2711 Centerville Road, Ste. 400 Wilmington, DE 19808 (US) (Tous Sauf US).
SOLIHIN, Yan [US/US]; (US) (US Seulement)
Inventeurs : SOLIHIN, Yan; (US)
Mandataire : RUBIN, Steve, S.; Moritt Hock & Hamroff LLP 400 Garden City Plaza, Ste. 202 Garden City, NY 11530 (US)
Données relatives à la priorité :
Titre (EN) VIRTUAL CACHE DIRECTORY IN MULTI-PROCESSOR ARCHITECTURES
(FR) RÉPERTOIRE DE CACHE VIRTUEL DANS DES ARCHITECTURES MULTIPROCESSEURS
Abrégé : front page image
(EN)Technologies generally described herein relate to cache directories in multi-core processors. Various examples may include, methods, systems, and devices. A first tile may receive a request to transfer a thread from the first tile to a second tile. An instruction may be sent from the first tile to map a virtual cache identifier to identifiers of caches of the first and second tiles. The thread may be transferred from the first tile to the second tile. Thereafter, a request may be generated for a data block. After a determination that the data block is not stored in the second tile's cache, and that the virtual cache identifier is mapped to the first and second cache identifiers, a request may be sent for the data block to the first tile.
(FR)Des technologies décrites d'une manière générale dans la description de l'invention portent sur des répertoires de cache dans des processeurs multi-cœurs. Divers exemples peuvent comprendre des procédés, des systèmes et des dispositifs. Un premier pavé peut recevoir une requête de transfert d'un fil d'exécution depuis le premier pavé vers un second pavé. Une instruction peut être envoyée par le premier pavé pour mapper un identificateur de cache virtuel à des identificateurs de caches des premier et second pavés. Le fil d'exécution peut être transféré du premier pavé vers le second pavé. Ensuite, une requête peut être générée pour un bloc de données. Après qu'il a été déterminé que le bloc de données n'est pas stocké dans le cache du second pavé, et que l'identificateur de cache virtuel est mappé aux premier et second identificateurs de cache, une requête peut être envoyée pour le bloc de données au premier pavé.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)