WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014012300) PROCÉDÉ DE MODÉLISATION D'UN DISPOSITIF MOS SOI
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/012300    N° de la demande internationale :    PCT/CN2012/081781
Date de publication : 23.01.2014 Date de dépôt international : 21.09.2012
CIB :
G06F 17/50 (2006.01)
Déposants : INSTITUTE OF MICROELECTRONICS, CHINESE ACADEMY OF SCIENCES [CN/CN]; No.3 Beitucheng West Road, Chaoyang District Beijing 100029 (CN) (Tous Sauf US).
BU, Jianhui [CN/CN]; (CN) (US only).
BI, Jinshun [CN/CN]; (CN) (US only).
LUO, Jiajun [CN/CN]; (CN) (US only).
HAN, Zhengsheng [CN/CN]; (CN) (US only)
Inventeurs : BU, Jianhui; (CN).
BI, Jinshun; (CN).
LUO, Jiajun; (CN).
HAN, Zhengsheng; (CN)
Mandataire : HANHOW INTELLECTUAL PROPERTY PARTNERS; ZHU Haibo W1-1111,F/11 Oriental plaza, No.1 East Chang An Avenue,, Dongcheng District Beijing 100738 (CN)
Données relatives à la priorité :
201210248270.5 17.07.2012 CN
Titre (EN) SOI MOS DEVICE MODELING METHOD
(FR) PROCÉDÉ DE MODÉLISATION D'UN DISPOSITIF MOS SOI
(ZH) SOI MOS器件的建模方法
Abrégé : front page image
(EN)Provided is a SOI MOS device modeling method. The SOI MOS device is one having a source-drain injection not reaching the bottom. The method comprises: a) establishing an overall model comprising a primary MOS device model simulating an SOI MOS device having the source-drain injection reaching the bottom, a source body PN junction bottom capacitor model simulating a source body PN junction bottom capacitor, and a drain body PN junction bottom capacitor model simulating a drain body PN junction bottom capacitor; and b) extracting parameters respectively from the primary MOS device model, the source body PN junction bottom capacitor model, and the drain body PN junction bottom capacitor model in the overall model. In the prior art, the source body junction bottom capacitor and the drain body junction bottom capacitor in the SOI MOS device having a source-drain injection not reaching the bottom affect the performances of the device. The modeling method of the present invention takes the affect into consideration, improves model precision, and can be effectively used for the simulation design of a device.
(FR)L'invention concerne un procédé de modélisation d'un dispositif MOS SOI. Le dispositif MOS SOI est un dispositif présentant une injection source-drain qui n'atteint pas sa base. Le procédé comprend les étapes consistant à : a) établir un modèle global comprenant un modèle de dispositif MOS principal simulant un dispositif MOS SOI présentant une injection source-drain qui atteint sa base, un modèle de condensateur de base à jonction PN source-corps simulant un condensateur de base à jonction PN source-corps, et un modèle de condensateur de base à jonction PN drain-corps simulant un condensateur de base à jonction PN drain-corps ; et b) extraire des paramètres respectivement du modèle de dispositif MOS principal, du modèle de condensateur de base à jonction PN source-corps et du modèle de condensateur de base à jonction PN drain-corps dans le modèle global. Dans l'état de la technique, le condensateur de base à jonction source-corps et le condensateur de base à jonction drain-corps dans le dispositif MOS SOI présentant une injection source-drain qui n'atteint pas sa base ont une incidence sur les performances du dispositif. Le procédé de modélisation selon l'invention tient compte de cette incidence, améliore la précision du modèle et peut être utilisé de façon efficace dans la conception par simulation d'un dispositif.
(ZH)本发明提供了一种SOI MOS器件的建模方法,其中该SOI MOS器件为源漏注入不到底的SOI MOS器件,该方法包括:a)建立包含模拟源漏注入到底的SOI MOS器件的初级MOS器件模型以及模拟源体PN结底面电容的源体PN结底面电容模型和模拟漏体PN结底面电容的漏体PN结底面电容模型的总体模型;b)对总体模型中的初级MOS器件模型和源体PN结底面电容模型和漏体PN结底面电容模型分别进行参数提取。本发明提供的建模方法考虑源漏注入不到底的SOI MOS器件中源体结底面电容以及漏体结底面电容对于器件性能的影响,提高了模型的精确度,能够有效的运用于对器件的仿真设计。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)