WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014012005) FAMILLE LOGIQUE ADIABATIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/012005    N° de la demande internationale :    PCT/US2013/050298
Date de publication : 16.01.2014 Date de dépôt international : 12.07.2013
CIB :
H03K 19/08 (2006.01)
Déposants : OLD DOMINION UNIVERSITY RESEARCH FOUNDATION [US/US]; 4111 Monarch Way Norfolk, VA 23508 (US)
Inventeurs : CUTITARU, Mlhail; (US).
BELFORE Lee; (US)
Mandataire : HARPER, Bruce, M.; Williams Mullen 999 Waterside Drive Suite 1700 Norfolk, VA 23510 (US)
Données relatives à la priorité :
61/671,462 13.07.2012 US
Titre (EN) ADIABATIC LOGIC FAMILY
(FR) FAMILLE LOGIQUE ADIABATIQUE
Abrégé : front page image
(EN)An adiabatic logic family that is suitable for use with a dual-phase sinusoidal power clock as the driver. The core of all circuits in this family consists of two pMOS transistors, PI and P2, and two nMOS transistors, N3 and N4, These transistors provide the drive that provides the circuit outputs, which are complementary outputs in all cases. The logic function and its complement are specified by nMOS switching circuits that connect to N3 and N4 respectively. Unlike other adiabatic families, where the logic function switching networks are in the same path as the output networks, the proposed family decouples the logic function from the core driver circuit. The adiabatic logic family can achieve substantial reductions in energy dissipation when compared to traditional CMOS circuits.
(FR)L'invention a trait à une famille logique adiabatique qui est adaptée pour être utilisée avec une horloge à courant sinusoïdal biphasé servant de dispositif de commande. Le cœur de tous les circuits de cette famille se compose de deux transistors pMOS, P1 et P2, et de deux transistors nMOS, N3 et N4. Ces transistors génèrent la commande qui fournit les sorties de circuits, ces sorties étant complémentaires dans tous les cas. La fonction logique et son complément sont indiqués par des circuits de commutation de nMOS qui sont connectés respectivement à N3 et N4. Contrairement aux autres familles adiabatiques, où les réseaux de commutation de fonction logique se trouvent sur le même trajet que les réseaux de sortie, la famille ci-décrite découple la fonction logique à partir du circuit de commande de cœur. Ladite famille logique adiabatique peut réduire considérablement la dissipation d'énergie par rapport aux circuits CMOS classiques.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)