WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014011212) SYSTÈMES ET PROCÉDÉS D'AMPLIFICATION SYMÉTRIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/011212    N° de la demande internationale :    PCT/US2013/023962
Date de publication : 16.01.2014 Date de dépôt international : 31.01.2013
CIB :
H03F 1/02 (2006.01), H03F 3/26 (2006.01), H03F 3/72 (2006.01)
Déposants : HBC SOLUTIONS, INC. [US/US]; 9800 S. Meridian Boulevard Suite 300 Englewood, CO 80112 (US) (Tous Sauf US)
Inventeurs : CABRERA, George; (US).
BORODULIN, Dmitri; (US)
Mandataire : PITZER, Gary J.; Tarolli, sundheim, Covell & Tummino LLP 1300 East Ninth Street Suite 1700 Cleveland, OH 44114-1501 (US)
Données relatives à la priorité :
13/544,370 09.07.2012 US
Titre (EN) PUSH-PULL AMPLIFICATION SYSTEMS AND METHODS
(FR) SYSTÈMES ET PROCÉDÉS D'AMPLIFICATION SYMÉTRIQUE
Abrégé : front page image
(EN)An amplification system is provided that comprises a push-pull amplifier system having a first power transistor series coupled with a second power transistor that alternately switch between a push-pull amplifier mode of operation and a single-ended amplifier mode of operation. In the push-pull amplifier mode, both the first power transistor and the second power transistor alternately conduct to provide an amplified output signal to an output load in response to an input signal having an amplitude that is greater than or equal to a threshold level. In the single-ended amplifier mode of operation, the first power transistor conducts and the second power transistor is disabled for amplification purposes in response to the input signal having an amplitude that is less than the threshold level.
(FR)L'invention concerne un système d'amplification comprenant un système d'amplification symétrique doté d'une première série de transistors de puissance couplés à une seconde série de transistors de puissance qui passent alternativement d'un mode de fonctionnement d'amplificateur symétrique à un mode de fonctionnement d'amplificateur asymérique. Dans le mode amplificateur symétrique, le premier transistor de puissance et le second transistor de puissance deviennent tous deux alternativement conducteurs afin de fournir un signal de sortie amplifié à une charge de sortie en réponse à un signal d'entrée présentant une amplitude qui est supérieure ou égale à un niveau seuil. Dans le mode de fonctionnement d'amplificateur asymétrique, le premier transistor de puissance est conducteur et le second transistor de puissance est désactivé à des fins d'amplification en réponse au signal d'entrée présentant une amplitude qui est inférieure au niveau seuil.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)