WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014010405) TRANSISTOR, ET PROCÉDÉ DE FABRICATION DE CELUI-CI
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/010405    N° de la demande internationale :    PCT/JP2013/067319
Date de publication : 16.01.2014 Date de dépôt international : 25.06.2013
CIB :
H01L 21/336 (2006.01), H01L 21/316 (2006.01), H01L 29/78 (2006.01)
Déposants : MURATA MANUFACTURING CO., LTD. [JP/JP]; 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto 6178555 (JP)
Inventeurs : ARAKI, Kiyoto; (JP).
HASHIMOTO, Shotaro; (JP).
TAKAO, Masakazu; (JP)
Données relatives à la priorité :
2012-157583 13.07.2012 JP
Titre (EN) TRANSISTOR AND TRANSISTOR MANUFACTURING METHOD
(FR) TRANSISTOR, ET PROCÉDÉ DE FABRICATION DE CELUI-CI
(JA) トランジスタおよびトランジスタの製造方法
Abrégé : front page image
(EN)The purpose of the present invention is to provide a transistor, which has a high breakdown voltage of a gate insulating film, while suppressing deterioration of a current flowing between drain/source electrodes. A transistor (100) is characterized in being provided with: a semiconductor layer (2); a gate insulating film (7) formed on the semiconductor layer (2); a gate electrode (8) formed on the gate insulating film (7); and a source electrode (5) and a drain electrode (6), which are formed on the semiconductor layer (2) with the gate electrode (8) sandwiched between the electrodes. The transistor is also characterized in that the concentration of an impurity contained in the gate insulating film (7) is reduced toward the gate insulating film (7) surface on the gate electrode (8) side from the gate insulating film (7) surface on the semiconductor layer (2) side.
(FR)L'invention a pour objectif de fournir un transistor qui tout en empêchant la baisse d'un courant circulant entre des électrodes drain et source, présente une tension disruptive de film d'isolation de grille élevée. Le transistor (100) est caractéristique en ce qu'il est équipé : d'une couche semi-conductrice (2) ; d'un film d'isolation de grille (7) formé sur la couche semi-conductrice (2) ; d'une électrode de grille (8) formée sur le film d'isolation de grille (7) ; et d'une électrode source (5) ainsi que d'une électrode drain (6) formées sur la couche semi-conductrice (2) et enserrant l'électrode de grille (8). En outre, la concentration en impuretés contenues dans le film d'isolation de grille (7), est réduite de la surface du film d'isolation de grille (7) côté couche semi-conductrice (2) à sa surface côté électrode de grille (8).
(JA) 本発明の目的は、ドレイン・ソース電極間を流れる電流の低下を抑制しつつ、ゲート絶縁膜の絶縁破壊電圧が高いトランジスタを提供することである。 トランジスタ100は、半導体層2と、半導体層2上に形成されたゲート絶縁膜7と、ゲート絶縁膜7上に形成されたゲート電極8と、半導体層2上にゲート電極8を挟んで形成されたソース電極5およびドレイン電極6を備え、ゲート絶縁膜7に含まれる不純物の濃度が、ゲート絶縁膜7の半導体層2側の表面からゲート絶縁膜7のゲート電極8側の表面にかけて減少していることを特徴とする。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)