WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014009991) TRANSISTOR MOS 3D ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/009991    N° de la demande internationale :    PCT/JP2012/004428
Date de publication : 16.01.2014 Date de dépôt international : 09.07.2012
CIB :
H01L 21/336 (2006.01), H01L 29/78 (2006.01), H01L 29/786 (2006.01)
Déposants : TOHOKU UNIVERSITY [JP/JP]; 1-1, Katahira 2-chome, Aoba-ku, Sendai-shi, Miyagi 9808577 (JP) (Tous Sauf US).
SUWA, Tomoyuki [JP/JP]; (JP) (US Seulement).
TANAKA, Hiroaki [JP/JP]; (JP) (US Seulement).
OHMI, Tadahiro [JP/JP]; (JP) (US Seulement)
Inventeurs : SUWA, Tomoyuki; (JP).
TANAKA, Hiroaki; (JP).
OHMI, Tadahiro; (JP)
Mandataire : OHTSUKA, Yasunori; 7th Fl., Kioicho Park Bldg., 3-6, Kioicho, Chiyoda-ku, Tokyo 1020094 (JP)
Données relatives à la priorité :
Titre (EN) MOSFET HAVING 3D-STRUCTURE AND MANUFACTURING METHOD FOR SAME
(FR) TRANSISTOR MOS 3D ET SON PROCÉDÉ DE FABRICATION
(JA) 3次元構造のMOSFET及びその製造方法
Abrégé : front page image
(EN)One of the problems to be solved by the present invention is the provision of a basic electronic element that, even when the element size is reduced, exhibits intrinsic essential element performance that is commensurate to the element design, and an integrated semiconductor device that is configured by integrating the basic electronic element. The solution provided by the present invention is a MOS-FET having a 3D structure, the MOS-FET being provided with: a channel region that includes a plurality of different crystalline surfaces; a gate electrode that is provided facing the plurality of crystalline surfaces of the channel region; a gate insulating film that is provided between the gate electrode and the channel region; and first and second silicide regions that are provided facing each other in the direction of the flow of the channel region current so as to sandwich the channel region therebetween.
(FR) L'invention concerne un élément électronique de base possédant une caractéristique essentielle en fonction de sa taille, ainsi qu'un dispositif semiconducteur intégré constitué d'éléments électroniques de base intégrés, un des objectifs de cette invention étant de résoudre les problèmes liés à la réduction de la taille de cet élément électronique de base. Plus spécifiquement, un transistor MOS 3D comporte: une région canal possédant plusieurs faces cristallines différentes; une électrode grille opposée aux faces cristallines de la région canal; un film isolant de grille situé entre la région canal et l'électrode grille; ainsi qu'une première et une deuxième régions de siliciure opposées à la direction du courant électrique de la région canal et placées de façon à prendre en sandwich cette région canal.
(JA) 本発明の解決しようとする課題の一つは、サイズがより小さくなってもそのサイズ設計に基づく本質的素子性能を有する基本電子素子及びその基本電子素子を集積して構成した集積化半導体装置を提供することである。本発明の解決手段は、3次元構造のMOS-FETにおいて、異なる複数の結晶面を有するチャネル領域と、該チャンル領域の複数の結晶面に対面して設けられているゲート電極と、該ゲート電極と前記チャネル領域の間に設けてあるゲート絶縁膜と、前記チャネル領域の電流を流す方向に対面し該チャネル領域を挟むように設けられた第一、第二のシリサイド領域と、を備えたことにある。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)